半导体结构及其制备方法与流程

本公开涉及半导体领域，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、传统的动态随机存取存储器(dynamic random access memory，dram)中，存储单元可以由一个晶体管和一个电容器组成。但随着存储器集成度的不断增加，电容器的结构持续微缩，容易出现电荷存储量降低及漏电过快的问题，导致dram即将到达刷新频率的极限。

2、基于此，相关技术中提出了一种双晶体管无电容器(即2t0c结构)的存储单元，可以应用于dram中，以基于低漏电晶体管有效降低漏电速度。然而，存储单元采用2t0c结构，虽然可以基于低漏电晶体管解决漏电过快的问题，却也容易出现占用面积较大且配套信号线数量增多等问题，从而影响dram存储密度及存储容量的进一步提升。

技术实现思路

1、基于此，本公开实施例提供一种半导体结构及其制备方法，利于实现2t0c存储单元的堆叠，以增大半导体结构的存储密度及存储容量，并且减少制备工艺，以提升半导体结构的生产效率及生产良率。

2、一方面，本公开一些实施例提供了一种半导体结构。所述半导体结构包括：衬底以及设置于衬底一侧的一层或多层存储结构。每层存储结构包括：第一存储层、第二存储层以及信号线层。第一存储层包括阵列排布的多个第一存储单元。第二存储层位于第一存储层背离衬底的一侧，包括阵列排布的多个第二存储单元。信号线层位于第一存储层和第二存储层之间，包括多条共用信号线。其中，第二存储单元与第一存储单元对应设置。第二存储单元与第一存储单元通过对应的共用信号线相连。

3、在本公开一些实施例中，第一存储单元包括沿远离衬底的方向堆叠且相连的第一读取晶体管和第一写入晶体管。第二存储单元包括沿远离衬底的方向堆叠且相连的第二写入晶体管和第二读取晶体管。其中，第一写入晶体管和第二写入晶体管通过对应的共用信号线相连。

4、在本公开一些实施例中，共用信号线包括写入字线。第一存储层还包括：与第一读取晶体管相连的第一读取字线和第一读取位线，以及与第一写入晶体管相连的第一写入位线。第二存储层还包括：与第二写入晶体管相连的第二写入位线，以及与第二读取晶体管相连的第二读取字线和第二读取位线。

5、在本公开一些实施例中，第一存储单元和第二存储单元沿第一方向排布呈列，沿第二方向排布呈行，第一方向和第二方向相交。其中，写入字线、第一读取位线和第二读取位线分别沿第一方向延伸；第一写入位线、第一读取字线、第二写入位线和第二读取字线分别沿第二方向延伸。

6、在本公开一些实施例中，第一读取晶体管、第一写入晶体管、第二写入晶体管和第二读取晶体管均为全环绕型沟道晶体管。

7、在本公开一些实施例中，共用信号线包括写入位线。第一存储层还包括：与第一读取晶体管相连的第一读取字线和第一读取位线，以及与第一写入晶体管相连的第一写入字线。第二存储层还包括：与第二写入晶体管相连的第二写入字线，以及与第二读取晶体管相连的第二读取字线和第二读取位线。

8、在本公开一些实施例中，第一存储单元和第二存储单元沿第一方向排布呈列，沿第二方向排布呈行，第一方向和第二方向相交。写入位线、第一读取位线和第二读取位线分别沿第一方向延伸。第一写入字线、第一读取字线、第二写入字线和第二读取字线分别沿第二方向延伸。

9、在本公开一些实施例中，第一读取晶体管和第二读取晶体管分别为全环绕型沟道晶体管。第一写入晶体管和第二写入晶体管分别为全环绕型栅极晶体管。

10、在本公开一些实施例中，第一写入晶体管和第二写入晶体管均包括柱状半导体结构。写入位线覆盖第一写入晶体管和第二写入晶体管中柱状半导体结构的相对表面，以及至少一个柱状半导体结构的部分侧壁。

11、在本公开一些实施例中，存储结构的层数为多层。所述半导体结构，还包括：设置于相邻层存储结构之间的隔离层。

12、另一方面，本公开一些实施例提供了一种半导体结构的制备方法，用于制备上述一些实施例中的半导体结构。所述制备方法包括：提供衬底，于衬底一侧形成一层或多层存储结构；其中，形成每层存储结构包括：形成第一存储层，包括形成阵列排布的多个第一存储单元。于所述第一存储层上形成信号线层，包括形成多条共用信号线。于所述信号线层上形成第二存储层，包括形成阵列排布的多个第二存储单元。其中，第二存储单元与第一存储单元对应形成。第二存储单元与第一存储单元通过对应的共用信号线相连。

13、在本公开一些实施例中，共用信号线包括沿第一方向延伸的写入字线。所述形成第一存储层包括：形成沿第二方向延伸的第一读取字线，第二方向和第一方向相交。于第一读取字线背离衬底的一侧形成沿第一方向延伸的第一读取位线。形成贯穿第一读取位线并暴露出第一读取字线中目标区域的第一通孔。于第一通孔内形成第一读取晶体管。于第一读取晶体管背离衬底的一侧形成沿第二方向延伸的第一写入位线。形成贯穿第一写入位线并暴露出第一读取晶体管中目标区域的第二通孔。于第二通孔内形成第一写入晶体管。第一写入晶体管和第一读取晶体管相连构成第一存储单元。

14、在本公开一些实施例中，所述于第一通孔内形成第一读取晶体管，以及于第二通孔内形成第一写入晶体管，包括：形成随形覆盖对应通孔侧壁及底部的第一半导体层。形成随形覆盖第一半导体层的第一栅介质。形成覆盖第一栅介质并填充对应通孔的第一栅极；其中，第一写入晶体管的第一半导体层与第一读取晶体管的第一栅极相连。

15、在本公开一些实施例中，写入字线与第一写入晶体管的第一栅极同步形成。

16、在本公开一些实施例中，形成第二存储层包括：于写入字线上形成第二写入晶体管，相邻第二写入晶体管之间具有第一间隔。于第一间隔内形成沿第二方向延伸的第二写入位线。于第二写入晶体管背离衬底的一侧形成第二读取晶体管，相邻第二读取晶体管之间具有第二间隔。于第二间隔的底部形成沿第一方向延伸的第二读取位线。于第二间隔的顶部形成沿第二方向延伸的第二读取字线。第二读取晶体管和第二写入晶体管相连构成第二存储单元。

17、在本公开一些实施例中，第二写入晶体管和第二读取晶体管的形成方法，包括：形成呈柱状结构的第二栅极。形成覆盖第二栅极侧壁的第二栅介质。形成覆盖第二栅介质侧壁的第二半导体层。

18、在本公开一些实施例中，所述于第二写入晶体管背离衬底的一侧形成第二读取晶体管之前，所述制备方法还包括：形成至少覆盖第二写入晶体管中第二半导体层的顶面的接触结构。相应地，第二读取晶体管中的第二栅极形成于接触结构上。

19、在本公开一些实施例中，共用信号线包括沿第一方向延伸的写入位线。形成第一存储层包括：形成沿第二方向延伸的第一读取字线。于第一读取字线背离衬底的一侧形成沿第一方向延伸的第一读取位线。形成贯穿第一读取位线并暴露出第一读取字线中目标区域的第一通孔。于第一通孔内形成第一读取晶体管。于第一读取晶体管上形成第一写入晶体管，相邻第一写入晶体管之间具有第三间隔。于第三间隔内形成沿第二方向延伸的第一写入字线。第一写入晶体管和第一读取晶体管相连构成第一存储单元。

20、在本公开一些实施例中，所述于第一通孔内形成第一读取晶体管，包括：形成随形覆盖第一通孔侧壁及底部的第一半导体层；形成随形覆盖第一半导体层的第一栅介质；形成覆盖第一栅介质并填充第一通孔的第一栅极。

21、在本公开一些实施例中，所述于第一读取晶体管上形成第一写入晶体管，包括：于第一栅极上形成呈柱状结构的第三半导体层；形成覆盖第三半导体层侧壁的第三栅介质。

22、在本公开一些实施例中，形成第二存储层包括：于写入位线上形成第二写入晶体管，相邻第二写入晶体管之间具有第四间隔。于第四间隔内形成沿第二方向延伸的第二写入字线。于第二写入晶体管背离衬底的一侧形成第二读取晶体管，相邻第二读取晶体管之间具有第五间隔。于第五间隔的底部形成沿第一方向延伸的第二读取位线。于第五间隔的顶部形成沿第二方向延伸的第二读取字线。第二读取晶体管和第二写入晶体管相连构成第二存储单元。

23、在本公开一些实施例中，所述于写入位线上形成第二写入晶体管，包括：于写入位线上形成呈柱状结构的第四半导体层；形成覆盖第四半导体层侧壁的第四栅介质。

24、在本公开一些实施例中，所述于第二写入晶体管背离衬底的一侧形成第二读取晶体管，包括：于第四半导体层的顶面形成呈柱状结构的第三栅极；形成覆盖第三栅极侧壁的第五栅介质；形成覆盖第五栅介质侧壁的第五半导体层。

25、在本公开一些实施例中，存储结构的层数为多层。所述制备方法还包括：于第二存储层上形成隔离层；于隔离层上形成相邻存储结构的第一存储层。

26、本公开实施例可以/至少具有以下优点：

27、本公开实施例中，存储结构由第一存储层、信号线层和第二存储层层叠构成，利于实现存储结构的三维堆叠。并且，信号线层设置于第一存储层和第二存储层之间，用于连接第一存储层和第二存储层中对应设置的第一存储单元和第二存储单元，不仅方便实现第一存储单元和第二存储单元对信号线的共用，还利于降低各存储单元的占用面积。从而有效简化半导体结构的布线设计及相应的制备工艺。特别是在各存储单元采用2t0c结构的基础上，利于实现2t0c存储单元的堆叠，以增大半导体结构的存储密度及存储容量，并且减少制备工艺，以提升半导体结构的生产效率及生产良率。