半导体结构及其制作方法与流程

本公开涉及半导体，尤其涉及一种半导体结构及其制作方法。

背景技术：

1、在半导体芯片领域，根据摩尔定律，半导体芯片中的半导体器件每增加一倍，半导体芯片的性能也会随之翻一番。为了提高半导体芯片的性能，其特征尺寸不断微缩、集成度不断提高，但受到光刻工艺的限制，半导体芯片的尺寸缩小存在极限。

技术实现思路

1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开提供了一种半导体结构及其制作方法。

3、本公开的第一方面提供了一种半导体结构，所述半导体结构包括至少一个存储器单元，每个所述存储器单元包括：

4、有源区，包括沿第一方向延伸的第一有源区以及沿第二方向延伸的第二有源区，所述第一方向和所述第二方向相交，沿所述第二方向，所述第二有源区包括相对设置的第一端和第二端，所述第二有源区的第一端和所述第一有源区的一端相互连接；

5、电容器，包括沿所述第一方向延伸的第一电极，沿所述第一方向，所述第一电极和所述第一有源区自所述第二有源区朝向彼此远离的一侧延伸，所述第一电极的部分侧面和所述第二有源区的第二端连接。

6、其中，所述有源区包括第一掺杂区和第二掺杂区，所述第一掺杂区形成于所述第一有源区与所述第二有源区相连的一端以及所述第二有源区，所述第二掺杂区形成于所述第一有源区远离所述第二有源区的一端，所述第一掺杂区和所述第二掺杂区之间的所述第一有源区构成沟道区；

7、所述第一电极通过所述第二有源区的第二端和所述第一掺杂区电连接。

8、其中，所述半导体结构还包括：

9、字线，包括沿所述第二方向延伸的第一字线和沿所述第二方向延伸的第二字线，沿第三方向，所述第一字线和所述第二字线分别位于所述第一有源区的所述沟道区的上下两侧，所述第三方向和所述第一方向、所述第二方向相交。

10、其中，所述半导体结构还包括：

11、位线，沿所述第三方向延伸，所述位线覆盖所述第一有源区远离所述第二有源区的一端的端面，所述位线和所述第二掺杂区电连接。

12、其中，沿远离所述第一有源区的方向，所述第一电极包括沿所述第一方向依次设置的第一段和第二段，所述第一段的部分侧面和所述第二有源区的第二端连接；

13、所述电容器还包括介电层和第二电极，所述介电层覆盖所述第二段的部分侧面，所述第二电极覆盖所述介电层。

14、其中，沿所述第二方向，所述第一电极的所述第一段远离所述第二有源区的一侧设置有第一切角。

15、其中，所述第二有源区的第一端部设置有第二切角，沿所述第一方向，所述第二切角设置在所述第一端远离所述第一有源区的一侧。

16、其中，所述半导体结构还包括：

17、绝缘层，设置在沿所述第二方向相邻的所述存储器单元之间，相邻的两个所述存储器单元的所述第二有源区通过所述绝缘层隔开；

18、或，所述存储器单元的所述第二有源区和与其沿所述第二方向相邻的所述存储器单元的所述第一电极通过所述绝缘层隔开。

19、其中，所述存储器单元沿所述第二方向顺序排列。

20、其中，所述存储器单元沿所述第二方向排布，且在所述第二方向上相邻的两个所述存储器单元镜像对称。

21、本公开的第二方面提供了一种半导体结构的制作方法，所述半导体结构的制作方法，包括：

22、提供衬底，在所述衬底上方定义出沿第一方向排列的电容区、交叠区和阵列区；

23、形成多个第一电极，每个所述第一电极沿所述第一方向在所述电容区延伸，所述第一电极的一端延伸到所述交叠区中，多个所述第一电极沿第二方向和/或第三方向阵列排布，相邻的所述第一电极之间具有立体空间，位于所述电容区的所述第一电极的部分表面暴露在所述立体空间中；

24、形成介电层，覆盖位于所述电容区的所述第一电极的部分表面；

25、形成第二电极，覆盖所述介电层，多个所述第一电极、所述介电层和所述第二电极在所述电容区形成多个电容器；

26、形成至少一层半导体层，沿所述第一方向，每层所述半导体层自所述阵列区延伸到所述交叠区，所述半导体层与所述第一电极在所述交叠区中接触连接；

27、去除部分所述半导体层，将保留的所述半导体层划分成多个独立设置的有源区，所述有源区包括沿所述第一方向在所述阵列区延伸的第一有源区以及沿所述第二方向在所述交叠区延伸的第二有源区，沿所述第二方向，所述第二有源区包括相对设置的第一端和第二端，所述第二有源区的第一端和所述第一有源区的一端相互连接，每个所述第二有源区的第二端与每个所述第一电极部分侧面连接。

28、其中，所述半导体结构的制作方法，还包括：

29、在所述衬底上形成堆叠结构，所述堆叠结构包括间隔叠置在所述衬底上的介质层和第一牺牲层；

30、去除所述电容区的部分所述堆叠结构，在所述电容区形成多个第一沟槽，所述第一沟槽沿所述第一方向延伸，多个所述第一沟槽在所述第二方向上隔开设置；

31、基于所述第一沟槽刻蚀所述堆叠结构，去除位于所述电容区的所述第一牺牲层以及位于所述交叠区的部分所述第一牺牲层，在所述电容区的所述第一牺牲层以及所述交叠区的所述第一牺牲层被去除的区域形成空气层；

32、沉积导电材料填充所述空气层，在所述空气层中形成所述第一电极。

33、其中，所述半导体结构的制作方法，还包括：

34、基于所述第一沟槽刻蚀所述堆叠结构，去除位于所述电容区的部分所述介质层，暴露出位于所述电容区的所述第一电极的部分表面；

35、形成所述介电层，覆盖位于所述电容区的所述第一电极的暴露的表面；

36、形成所述第二电极，覆盖所述介电层。

37、其中，所述半导体结构的制作方法，还包括：

38、去除位于所述阵列区的所述第一牺牲层以及位于所述交叠区的所述第一牺牲层，在所述阵列区的所述第一牺牲层和所述交叠区的所述第一牺牲层被去除的区域形成有源空间；

39、沉积有源材料填充所述有源空间，在所述有源空间中形成所述半导体层。

40、其中，去除部分所述半导体层，包括：

41、刻蚀去除所述阵列区的部分所述堆叠结构，在所述阵列区形成多个独立设置的第二沟槽，所述第二沟槽沿所述第一方向延伸，多个所述第二沟槽在所述第二方向上隔开设置，多个所述第二沟槽将位于所述阵列区的所述半导体层划分成多个独立设置的所述第一有源区；

42、刻蚀去除所述交叠区的部分所述堆叠结构，在所述交叠区形成多个独立设置第三沟槽，多个所述第三沟槽沿所述第二方向上隔开设置，将位于所述交叠区的所述半导体层划分成多个独立设置的所述第二有源区，每个所述第三沟槽和每个所述第二沟槽对应连通，以使每个所述第一有源区和每个所述第二有源区一端相互连接形成所述有源区。

43、其中，所述半导体结构的制作方法，还包括：

44、形成绝缘层，填充每个所述第三沟槽以及与所述三沟槽相连的部分所述第二沟槽，所述绝缘层覆盖位于所述交叠区中的每个所述第一电极暴露的表面。

45、其中，所述半导体结构的制作方法，还包括：

46、在所述阵列区形成多条字线，每条所述字线包括沿所述第二方向延伸的第一字线和沿所述第二方向延伸的第二字线，沿所述第三方向，所述第一字线和所述第二字线分别位于所述第一有源区的上下两侧。

47、其中，所述半导体结构的制作方法，还包括：

48、形成多条位线，每条所述位线沿所述第三方向延伸，所述位线和沿所述第三方向排列的多个所述第一有源区相交，所述位线和所述第一有源区远离所述第二有源区的一端连接。

49、本公开提供的半导体结构及其制作方法中，第一电极的部分侧面和第二有源区的第二端连接，增大了第一电极和有源区的接触面积，有利于降低第一电极和有源区的接触电阻，提高半导体结构的电性能和良率。

50、在阅读并理解了附图和详细描述后，可以明白其他方面。