半导体器件的制作方法

本公开涉及半导体器件及其制造方法，具体地，涉及一种包括铁电场效应晶体管的半导体存储器件及其制造方法。

背景技术：

1、半导体存储器件通常被分类为易失性存储器件和非易失性存储器件。易失性存储器件在它们的电源被中断时丢失它们存储的数据，并且例如，包括动态随机存取存储器(dram)器件和静态随机存取存储器(sram)器件。非易失性存储器件即使在它们的电源被中断时也维持它们存储的数据，并且例如，包括可编程只读存储器(prom)、可擦除prom(eprom)、电eprom(eeprom)和闪存器件。另外，为了满足对性能高且功耗低的半导体存储器件的渐增需求，正在开发下一代非易失性半导体存储器件，诸如磁性随机存取存储器(mram)、相变随机存取存储器(pram)和铁电随机存取存储器(feram)器件。由于存在对集成密度高且性能高的半导体器件的需求，因此正在进行各种研究努力以开发出具有不同性质的半导体器件。

技术实现思路

1、本发明构思的实施例提供了一种高度集成的半导体器件及其制造方法。

2、本发明构思的实施例提供了一种具有改进的操作和可靠性特性的半导体器件及其制造方法。

3、根据本发明构思的实施例，一种半导体器件可以包括：第一堆叠件和第二堆叠件，所述第一堆叠件和所述第二堆叠件沿与基板的顶表面平行的第一方向交替地设置在所述基板上；以及第一焊盘和第二焊盘，所述第一焊盘和所述第二焊盘将所述第一堆叠件连接到所述第二堆叠件。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极，所述栅电极在与所述基板的所述顶表面垂直的第二方向上延伸；沟道图案，所述沟道图案被设置为包围所述栅电极的侧表面并且在所述第二方向上彼此间隔开；以及第一导电线和第二导电线，所述第一导电线和所述第二导电线连接到所述沟道图案中的对应的沟道图案。每一个所述第二堆叠件的所述第一导电线可以被设置为与每一个所述第一堆叠件的所述第一导电线相邻，并且每一个所述第二堆叠件的所述第二导电线可以被设置为与每一个所述第一堆叠件的所述第二导电线相邻。每一个所述第一焊盘可以连接到每一个所述第一堆叠件的所述第一导电线和每一个所述第二堆叠件的所述第一导电线，并且每一个所述第二焊盘可以连接到每一个所述第一堆叠件的所述第二导电线和每一个所述第二堆叠件的所述第二导电线。

4、根据本发明构思的实施例，一种半导体器件可以包括：基板，所述基板包括单元阵列区域和焊盘区域，所述单元阵列区域和所述焊盘区域在与所述基板的顶表面平行的第一方向上彼此相邻；单元阵列，所述单元阵列设置在所述基板的所述单元阵列区域上并且在第二方向上彼此间隔开，所述第二方向与所述基板的所述顶表面平行并且与所述第一方向不平行；以及第一焊盘，所述第一焊盘设置在所述基板的所述焊盘区域上，并且在与所述基板的所述顶表面垂直的第三方向上彼此间隔开。每一个所述单元阵列可以包括：栅电极，所述栅电极在所述第三方向上延伸；沟道图案，所述沟道图案被设置为包围所述栅电极的侧表面并且在所述第三方向上彼此间隔开；以及第一导电线，所述第一导电线分别连接到所述沟道图案，并且在所述第三方向上彼此间隔开。所述第一导电线可以在所述第一方向上延伸到所述焊盘区域并且可以分别连接到所述第一焊盘。所述第一焊盘可以共同连接到所述单元阵列中的一个单元阵列的所述第一导电线和所述单元阵列中的另一单元阵列的所述第一导电线。

5、根据本发明构思的实施例，一种半导体器件可以包括：第一堆叠件和第二堆叠件，所述第一堆叠件和所述第二堆叠件沿与基板的顶表面平行的第一方向交替地设置在所述基板上；焊盘，所述焊盘包括将所述第一堆叠件连接到所述第二堆叠件的第一焊盘和第二焊盘；栅极线，所述栅极线位于所述第一堆叠件和所述第二堆叠件上；以及单元绝缘图案，所述单元绝缘图案位于所述第一焊盘与所述第二焊盘之间。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极，所述栅电极在与所述基板的所述顶表面垂直的第二方向上延伸；沟道图案，所述沟道图案被设置为包围所述栅电极的侧表面并且在所述第二方向上彼此间隔开；铁电图案，所述铁电图案位于每一个所述沟道图案与所述栅电极之间；栅极绝缘图案，所述栅极绝缘图案位于每一个所述沟道图案与所述铁电图案之间；第一导电线和第二导电线，所述第一导电线和所述第二导电线连接到所述沟道图案中的对应的沟道图案并且彼此间隔开，并且所述沟道图案中的所述对应的沟道图案介于所述第一导电线与所述第二导电线之间；以及第一绝缘图案，所述第一绝缘图案介于所述沟道图案之间以包围所述栅电极的所述侧表面。每一个所述第二堆叠件的所述第一导电线可以被设置为与每一个所述第一堆叠件的所述第一导电线相邻。每一个所述第一焊盘可以连接到每一个所述第一堆叠件的所述第一导电线和每一个所述第二堆叠件的所述第一导电线，并且每一个所述第二焊盘可以连接到每一个所述第一堆叠件的所述第二导电线和每一个所述第二堆叠件的所述第二导电线。所述单元绝缘图案可以与所述第一堆叠件和所述第二堆叠件中的对应一者的侧表面接触并且可以在所述第二方向上延伸。当在俯视图中观察时，所述栅电极可以与第三导电线中的至少两条第三导电线交叠。

技术特征：

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述第一导电线和所述第二导电线在所述第一方向上彼此间隔开，并且所述沟道图案中的所述对应的沟道图案介于所述第一导电线与所述第二导电线之间，并且所述第一导电线和所述第二导电线在第三方向上延伸，所述第三方向与所述基板的所述顶表面平行并且与所述第一方向不平行。

3.根据权利要求1所述的半导体器件，所述半导体器件还包括：

4.根据权利要求1所述的半导体器件，所述半导体器件还包括：

5.根据权利要求4所述的半导体器件，

6.根据权利要求5所述的半导体器件，所述半导体器件还包括：

7.根据权利要求3所述的半导体器件，其中，每一个所述第一焊盘和每一个所述第二焊盘与所述第一堆叠件和所述第二堆叠件中的对应一者的所述侧表面的至少一部分接触。

8.根据权利要求1所述的半导体器件，其中，所述第一堆叠件和所述第二堆叠件中的每一者还包括：

9.根据权利要求1所述的半导体器件，其中，所述第一堆叠件和所述第二堆叠件中的每一者还包括：

10.根据权利要求1所述的半导体器件，

11.根据权利要求1所述的半导体器件，所述半导体器件还包括分别设置在所述第一焊盘和所述第二焊盘上的导电接触。

12.一种半导体器件，所述半导体器件包括：

13.根据权利要求12所述的半导体器件，

14.根据权利要求13所述的半导体器件，所述半导体器件还包括：

15.根据权利要求14所述的半导体器件，所述半导体器件还包括：

16.根据权利要求14所述的半导体器件，其中，所述第一焊盘和所述第二焊盘在所述第二方向上彼此相邻。

17.根据权利要求12所述的半导体器件，所述半导体器件还包括分别设置在所述第一焊盘上的导电接触。

18.根据权利要求13所述的半导体器件，

19.根据权利要求12所述的半导体器件，其中，每一个所述单元阵列还包括：

20.一种半导体器件，所述半导体器件包括：

技术总结一种半导体器件可以包括：第一堆叠件和第二堆叠件，其沿与基板的顶表面平行的第一方向交替地设置在所述基板上；以及第一焊盘和第二焊盘，其将所述第一堆叠件连接到所述第二堆叠件。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极；沟道图案，其包围所述栅电极的侧表面并且彼此间隔开；以及第一导电线和第二导电线，其连接到对应的沟道图案。所述第二堆叠件的所述第一导电线和所述第二导电线可以被设置为分别与所述第一堆叠件的所述第一导电线和所述第二导电线相邻。所述第一焊盘和所述第二焊盘可以分别连接到所述第一堆叠件和所述第二堆叠件的所述第一导电线和所述第二导电线。技术研发人员：李炅奂,金容锡,李全一,河大元受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/18