半导体器件及其形成方法与流程

本申请的实施例涉及半导体器件及其形成方法。

背景技术：

1、半导体集成电路(ic)行业经历了指数级增长。ic材料和设计的技术进步已经产生了几代ic，其中每一代都比前一代具有更小且更复杂的电路。在ic发展的过程中，功能密度(即每芯片区域的互连器件的数量)普遍增加，而几何尺寸(即可以使用制造工艺创建的最小组件(或者线))减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。这种按比例缩小也增加了处理和制造ic的复杂性。

技术实现思路

1、本申请的一些实施例提供了一种半导体器件，该半导体器件包括：第一电极；第一界面层，与第一电极接触；第一插入层，位于第一界面层上，第一插入层具有超过70％的第一面积比率的第一正交相区域或第一单斜相区域；第一介电层，位于第一插入层上，第一介电层具有超过第二正交相区域和第二单斜相区域的面积比率的第二面积比率的四方相区域；第二插入层，位于第一介电层上，第二插入层具有超过70％的第三面积比率的第三正交相区域或第三单斜相区域；第二界面层，与第二插入层接触，第二界面层为与第一界面层不同的材料；以及第二电极，位于第二界面层上。

2、本申请的另一些实施例提供了一种半导体器件，该半导体器件包括：第一电极；第一界面层，与第一电极接触，第一界面层在第一方向上位于第一电极之上；第一插入柱，位于第一界面层上，第一插入柱具有超过70％的第一面积比率的第一正交相区域或第一单斜相区域；第二插入柱，在横向于第一方向的第二方向上与第一插入柱相邻，第二插入柱具有超过第二正交相区域和第二单斜相区域的面积比率的第二面积比率的四方相区域；第二界面层，位于第一插入柱和第二插入柱上，第二界面层为与第一界面层不同的材料；以及第二电极，与第二界面层接触。

3、本申请的又一些实施例提供了一种形成半导体器件的方法，该方法包括：形成第一导电电极；在第一导电电极上形成纳米级介电层的堆叠件，包括：形成第一插入层，第一插入层具有hfxzr1-xo2，x在0.4至1的范围内；和形成第二插入层，第二插入层具有hfzzr1-zo2，z在0.4至1的范围内，第二插入层形成在第一插入层上；在堆叠件上形成第二导电电极；以及通过对第一导电电极、堆叠件和第二导电电极进行退火，以在第一插入层和第二插入层中形成正交相区域、单斜相区域和四方相区域。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一插入层包括锆掺杂的氧化铪，所述第一介电层包括锆掺杂的氧化铪，并且所述第二插入层包括锆掺杂的氧化铪。

3.根据权利要求1所述的半导体器件，其中，所述第一插入层包括硅掺杂的氧化铪，所述第一介电层包括硅掺杂的氧化铪，并且所述第二插入层包括硅掺杂的氧化铪。

4.根据权利要求1所述的半导体器件，其中，所述第一插入层、所述第二插入层和所述第一介电层的每个具有小于5纳米的厚度。

5.根据权利要求1所述的半导体器件，还包括：

6.根据权利要求5所述的半导体器件，其中，所述第三插入层是正交相层或单斜相层的一个，并且所述第一插入层和所述第二插入层是正交相层或单斜相层的另一个。

7.一种半导体器件，包括：

8.根据权利要求7所述的半导体器件，还包括：

9.根据权利要求8所述的半导体器件，还包括：

10.一种形成半导体器件的方法，包括：

技术总结一种半导体器件，包括：第一电极；第一界面层，与第一电极接触；第一插入层，位于第一界面层上，第一插入层具有超过约70％的第一面积比率的第一正交相(O相)区域或第一单斜相(M相)区域；第一介电层，位于第一插入层上，第一介电层具有超过第二O相区域和第二M相区域的面积比率的第二面积比率的四方相(T相)区域；第二插入层，位于第一介电层上，第二插入层具有超过约70％的第三面积比率的第三O相区域或第三M相区域；第二界面层，与第二插入层接触，第二界面层为与第一界面层不同的材料；以及第二电极，位于第二界面层上。本申请的实施例还提供了形成半导体器件的方法。技术研发人员：刘佑陞,张育恺,廖珮君,黄宇安受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/7/18