半导体器件的制作方法

各种示例实施例涉及dram(dynamic random-access memory，动态随机存取存储器)半导体器件。

背景技术：

1、在dram器件中，存储单元可以被形成在单元区中，并且构成外围电路的晶体管和布线可以被形成在外围电路区中。通过减少其中形成了存储单元和外围电路的衬底的表面上的陷阱位点(trap site)，dram器件可以具有优异的特性。

技术实现思路

1、各种示例实施例提供了一种具有改善的电特性的半导体器件。

2、根据一些示例实施例，提供了一种半导体器件。所述半导体器件可以包括：衬底，所述衬底包括单元区和外围电路区；第一栅极结构，所述第一栅极结构位于所述衬底的所述单元区中，所述第一栅极结构在平行于所述衬底的上表面的第一方向上延伸；位线结构，所述位线结构位于所述衬底的所述单元区上，所述位线结构在垂直于所述第一方向且平行于所述衬底的所述上表面的第二方向上延伸；第二栅极结构，所述第二栅极结构位于所述衬底的所述外围电路区上；接触插塞结构，所述接触插塞结构位于所述位线结构之间，所述接触插塞结构接触所述衬底；第一导电结构，所述第一导电结构位于所述衬底的所述外围电路区上，所述第一导电结构电连接到所述衬底的所述外围电路区；第一上绝缘结构，所述第一上绝缘结构位于所述第一导电结构之间，所述第一上绝缘结构包括第一上绝缘图案以及包围所述第一上绝缘图案的底部和侧壁的氢扩散绝缘图案；以及第二上绝缘图案，所述第二上绝缘图案位于所述接触插塞结构的上部部分之间。

3、根据一些示例实施例，提供了一种半导体器件。所述半导体器件可以包括：衬底，所述衬底包括单元区和外围电路区；第一栅极结构，所述第一栅极结构位于所述衬底的所述单元区中，所述第一栅极结构在平行于所述衬底的上表面的第一方向上延伸；位线结构，所述位线结构位于所述衬底的所述单元区上，所述位线结构在垂直于所述第一方向且平行于所述衬底的所述上表面的第二方向上延伸；第二栅极结构，所述第二栅极结构位于所述衬底的所述外围电路区上；绝缘中间层，所述绝缘中间层在所述衬底的所述外围电路区上覆盖所述第二栅极结构的侧壁；第一覆盖层，所述第一覆盖层在所述衬底的所述外围电路区上覆盖所述绝缘中间层；接触插塞结构，所述接触插塞结构位于所述位线结构之间，所述接触插塞结构接触所述衬底；第一导电结构，所述第一导电结构位于所述第一覆盖层上，所述第一导电结构的一部分穿过所述第一覆盖层和所述绝缘中间层并且接触所述衬底的所述外围电路区；第一上绝缘结构，所述第一上绝缘结构位于所述第一导电结构之间，所述第一上绝缘结构包括第一上绝缘图案以及包围所述第一上绝缘图案的底部和侧壁的氢扩散绝缘图案；以及第二上绝缘图案，所述第二上绝缘图案位于所述接触插塞结构的上部部分之间。所述氢扩散绝缘图案包括氢扩散率高于氮化硅的氢扩散率的材料。所述氢扩散绝缘图案的至少一部分直接接触所述绝缘中间层。

4、根据一些示例实施例，提供了一种半导体器件。所述半导体器件可以包括：位线结构，所述位线结构位于衬底的单元区上，所述位线结构在平行于所述衬底的上表面的一个方向上延伸；栅极结构，所述栅极结构位于所述衬底的外围电路区上；接触插塞结构，所述接触插塞结构位于所述位线结构之间，所述接触插塞结构接触所述衬底；第一导电结构，所述第一导电结构位于所述衬底的所述外围电路区上；第一上绝缘结构，所述第一上绝缘结构位于所述第一导电结构之间；以及第二上绝缘图案，所述第二上绝缘图案位于所述接触插塞结构的上部部分之间，所述第二上绝缘图案具有与所述第一上绝缘结构的堆叠结构不同的堆叠结构。所述第一上绝缘结构包括氢扩散率高于氮化硅的氢扩散率的材料。

5、在各种示例实施例中，半导体器件可以包括位于第一导电结构之间的氢扩散绝缘图案。因此，可以容易地将氢扩散到衬底的表面上。通过所扩散的氢可以去除或减少衬底表面上的陷阱位点，因此可以改善形成在衬底上的晶体管的特性。

技术特征：

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述氢扩散绝缘图案包括氢扩散率高于氮化硅的氢扩散率的材料。

3.根据权利要求2所述的半导体器件，其中，所述氢扩散绝缘图案包括sicn、sibn或sio2中的至少一者。

4.根据权利要求1所述的半导体器件，其中，所述第一上绝缘图案和所述第二上绝缘图案包括氮化硅。

5.根据权利要求1所述的半导体器件，所述半导体器件还包括：

6.根据权利要求1所述的半导体器件，所述半导体器件还包括：

7.根据权利要求6所述的半导体器件，其中，所述蚀刻停止层包括相对于氧化硅具有蚀刻选择性并且氢扩散率高于氮化硅的氢扩散率的材料。

8.根据权利要求6所述的半导体器件，其中，所述蚀刻停止层包括sicn或sibn中的至少一者。

9.根据权利要求1所述的半导体器件，其中，所述位线结构包括导电图案和覆盖图案，并且间隔物结构还位于所述位线结构的侧壁上。

10.根据权利要求9所述的半导体器件，其中，所述第二上绝缘图案的底部低于所述位线结构的最上面的表面，并且所述第二上绝缘图案的下部部分接触所述覆盖图案和所述间隔物结构。

11.一种半导体器件，所述半导体器件包括：

12.根据权利要求11所述的半导体器件，其中，所述氢扩散绝缘图案包括与作为杂质的其他材料混合的氧化硅或氮化硅中的至少一者。

13.根据权利要求11所述的半导体器件，其中，所述第一上绝缘图案和所述第二上绝缘图案包括氮化硅。

14.根据权利要求11所述的半导体器件，其中，所述绝缘中间层包括氧化硅，并且所述第一覆盖层包括氮化硅。

15.根据权利要求11所述的半导体器件，所述半导体器件还包括：

16.根据权利要求15所述的半导体器件，所述半导体器件还包括氢供应氧化物层，所述氢供应氧化物层位于所述单元电容器和所述蚀刻停止层上。

17.根据权利要求11所述的半导体器件，其中，所述第一导电结构包括：接触所述衬底的接触插塞以及在所述第一覆盖层上接触所述接触插塞的导电线。

18.根据权利要求17所述的半导体器件，其中，所述第一上绝缘结构位于所述导电线之间，并且穿过所述第一覆盖层。

19.一种半导体器件，所述半导体器件包括：

20.根据权利要求19所述的半导体器件，其中，所述第一上绝缘结构包括：包含氮化硅的第一上绝缘图案以及包围所述第一上绝缘图案的底部和侧壁的氢扩散绝缘图案，并且所述第二上绝缘图案包含氮化硅，

技术总结一种半导体器件可以包括：衬底，其包括单元区和外围电路区；位于衬底的单元区中的第一栅极结构，第一栅极结构在平行于衬底的上表面的第一方向上延伸；位线结构，其位于衬底的单元区上，位线结构在垂直于第一方向且平行于衬底的上表面的第二方向上延伸；第二栅极结构，其位于衬底的外围电路区上；位于位线结构之间的接触插塞结构，接触插塞结构接触衬底；位于衬底的外围电路区上的第一导电结构，第一导电结构电连接到衬底的外围电路区；位于第一导电结构之间的第一上绝缘结构，第一上绝缘结构包括第一上绝缘图案以及包围第一上绝缘图案的底部和侧壁的氢扩散绝缘图案；以及位于接触插塞结构的上部部分之间的第二上绝缘图案。技术研发人员：林兑旭,李进成,蔡教锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/23