堆叠芯片级半导体器件的制作方法

背景技术：

1、便携式消费电子设备需求的强劲增长推动了对高容量存储设备的需求。非易失性半导体存储器设备，诸如闪存存储器卡，被广泛使用来满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠性和大容量，使得此类存储器设备理想地用于多种电子设备中，包括例如数字相机、数字音乐播放器、视频游戏控制器、pda、蜂窝电话和固态驱动器。

2、半导体存储器可设置在半导体封装内，该半导体封装保护半导体存储器并实现存储器与主机设备之间的通信。半导体封装的示例包括系统级封装(sip)或多芯片模块(mcm)，其中一个或多个半导体管芯安装并互连在小占用面积基板上。存在用于将管芯彼此电连接以及将管芯电连接到基板的各种配置。在一个配置中，使用接合引线将管芯电互连。该配置允许多个堆叠半导体管芯，但接合引线增加了整个封装的高度。还已知通过将球或凸块接合在半导体管芯上并且随后以所谓的倒装芯片布置将管芯安装到基板来安装半导体管芯。该配置在最小化封装的厚度的同时，通常还允许在封装中仅使用单个半导体管芯。

技术实现思路

技术特征：

1.一种半导体管芯堆叠，所述半导体管芯堆叠包括：

2.根据权利要求1所述的半导体管芯堆叠，其中所述导电迹线的所述第一部分、所述第二部分和所述第三部分中的一者或多者被直接附连到所述第一半导体管芯的所述第一表面。

3.根据权利要求1所述的半导体管芯堆叠，所述第一半导体管芯还包括：

4.根据权利要求3所述的半导体管芯堆叠，其中所述导电迹线的所述第一部分被物理地耦合到所述第三组导电焊盘中的导电焊盘。

5.根据权利要求1所述的半导体管芯堆叠，所述半导体管芯堆叠还包括包封所述第一半导体管芯的至少一部分的模塑料，所述模塑料使所述第一表面上的所述第一组导电焊盘暴露在外。

6.根据权利要求1所述的半导体管芯堆叠，其中所述导电迹线的宽度小于或等于所述第一组导电焊盘中的导电焊盘的宽度。

7.根据权利要求1所述的半导体管芯堆叠，所述半导体管芯堆叠还包括施加到所述第一组导电焊盘的多个导电凸块，其中所述多个导电凸块使得能够将所述第一组导电焊盘以倒装芯片安装到所述主机设备。

8.根据权利要求1所述的半导体管芯堆叠，其中所述多个导电迹线通过增材制造形成。

9.根据权利要求1所述的半导体管芯堆叠，其中所述多个导电迹线通过丝网印刷形成。

10.一种半导体器件，所述半导体器件包括：

11.根据权利要求10所述的半导体管芯堆叠，所述第一半导体管芯还包括：

12.根据权利要求11所述的半导体管芯堆叠，其中所述导电迹线的所述第一部分被物理地耦合到所述第三组导电焊盘中的导电焊盘。

13.根据权利要求10所述的半导体器件，其中所述一个或多个半导体管芯堆叠包括两个或更多个半导体管芯堆叠。

14.根据权利要求10所述的半导体器件，其中所述一个或多个第二半导体管芯包括单个第二半导体管芯。

15.根据权利要求10所述的半导体器件，其中所述一个或多个第二半导体管芯包括两个或更多个第二半导体管芯。

16.根据权利要求15所述的半导体器件，其中所述导电迹线被耦合到所述两个或更多个第二半导体管芯中的所述第二半导体管芯中的每个第二半导体管芯上的类似通道导电焊盘。

17.根据权利要求10所述的半导体器件，其中所述导电迹线的所述第一部分被直接附连到所述第一半导体管芯的所述第一表面。

18.根据权利要求10所述的半导体器件，其中所述导电迹线的所述第二部分被直接附连到所述第一半导体管芯的所述第一表面和所述第二表面之间的所述边缘。

19.根据权利要求10所述的半导体器件，其中所述导电迹线的所述第三部分被直接附连到所述第二半导体管芯的所述第三表面。

20.一种半导体管芯堆叠，所述半导体管芯堆叠包括：

技术总结堆叠芯片级半导体器件包括一个或多个半导体管芯堆叠。每个半导体管芯堆叠可以包括一对半导体管芯。该对半导体管芯中的第一半导体管芯可设置有分布在其主表面上的接触焊盘的图案，该图案被构造为以倒装芯片接合到主机设备。该对半导体管芯中的第二半导体管芯可包括一行接触焊盘。第一半导体管芯可以偏置地、阶梯配置接合在第二半导体管芯的顶部上，使得第二半导体管芯的该行接触焊盘暴露在外。第一半导体管芯和第二半导体管芯上的接触焊盘的类似通道可接着通过增材制造或导电迹线印刷而被电耦合。技术研发人员：黄志成,Y·T·钦,邓维嘉受保护的技术使用者：西部数据技术公司技术研发日：技术公布日：2024/7/23