SOILDMOS器件结构的制作方法

本申请涉及半导体集成电路制造，具体涉及一种soi ldmos器件结构。

背景技术：

1、功率ldmos(lateral double-diffused mosfet，横向双扩散金属氧化物半导体)是一种单极型压控器件，具有易驱动、低功耗、高耐压、高集成度、开关速度快等优点，故而广泛应用于各种领域的功率集成电路中，如开关电源、汽车电子、工业马达等领域。

2、soi(silicon on insulator，绝缘体上硅)ldmos器件扥耐压包括横向耐压和纵向耐压，在横向上由漂移区和体区之间形成pn结耗尽区承载承压，在纵向上由pn结耗尽区和埋氧层共同承压。其中在纵向上，soi ldmos器件的纵向击穿容易发生在漏极下方的顶层硅与埋氧层交界处的顶层硅中。

技术实现思路

1、本申请提供了一种soi ldmos器件结构，可以提高soi ldmos器件结构的纵向耐压，解决soi ldmos器件的纵向击穿容易发生在漏极下方的顶层硅与埋氧层交界处的顶层硅中的问题。

2、为了解决背景技术中所述的技术问题，本申请提供一种soi ldmos器件结构，所述soi ldmos器件结构包括：

3、基底层，所述基底层包括在纵向由下至上依次层叠的背层硅、埋氧层和顶层硅；

4、第一导电类型漂移区和第二导电类型体区，所述第一导电类型漂移区和第二导电类型体区形成于所述顶层硅中；所述第一导电类型漂移区向下与所述埋氧层的上表面接触；

5、漏极掺杂区，所述漏极掺杂区形成于所述第一导电类型漂移区的第一侧部的顶层中；所述第一侧部为所述第一导电类型漂移区远离所述第二导电类型体区的部分；

6、源极掺杂区和基极掺杂区，所述源极掺杂区和基极掺杂区形成于所述第二导电类型体区中；

7、掺杂浓度大于所述第一导电类型漂移区的第一导电类型重掺杂层，所述第一导电类型重掺杂层形成于所述第一侧部的底层中，所述第一导电类型重掺杂层的下表面与所述埋氧层的上表面接触。

8、可选地，所述第一导电类型漂移区被所述第二导电类型体区耗尽形成第一耗尽区；

9、所述第一导电类型重掺杂层被所述第二导电类型体区耗尽形成第二耗尽区；

10、所述第二耗尽区中的电场强度大于所述第一耗尽区中的电场强度。

11、可选地，

12、所述第一导电类型重掺杂层的掺杂浓度为1e16atoms/cm3～1e17atoms/cm3；

13、所述第一导电类型漂移区的掺杂浓度为1e15atoms/cm3～5e15atoms/cm3；

14、所述第二导电类型体区的掺杂浓度为5e16atoms/cm3～8e16atoms/cm3；

15、所述第一导电类型重掺杂层在纵向上的厚度为

16、可选地，所述第一导电类型重掺杂层位于所述漏极掺杂区的下方；

17、所述第一导电类型重掺杂层远离所述第二导电类型体区的最远端超过所述漏极掺杂区远离所述第二导电类型体区的最远端。

18、可选地，所述第一导电类型重掺杂层在横向上的长度不超过所述第一导电类型漂移区在横向上总长度的一半。

19、可选地，所述第一导电类型漂移区和第二导电类型体区在所述顶层硅中横向相邻接。

20、可选地，所述第二导电类型体区与所述埋氧层的上表面之间间隔。

21、可选地，所述顶层硅包括位于下层的本征硅层和位于上层的第二导电类型掺杂外延硅层；

22、所述第二导电类型体区位于所述第一导电类型掺杂外延硅层中；

23、所述第一导电类型重掺杂层位于所述本征硅层中；

24、所述第一导电类型漂移区纵向贯穿所述本征硅层和第二导电类型掺杂外延硅层。

25、本申请技术方案，至少包括如下优点：第一导电类型重掺杂层设于第一导电类型漂移区与埋氧层交界处第一导电类型漂移区中，且该第一导电类型重掺杂层设于第一导电类型漂移区靠近漏极掺杂区的第一侧部的底层，该第一导电类型重掺杂层的掺杂浓度大于第一导电类型漂移区的掺杂浓度。如此，在第一导电类型漂移区完全耗尽后，掺杂浓度加浓的第一导电类型重掺杂层能够提高靠近漏极掺杂区一侧第一导电类型漂移区与埋氧层交界处的电场强度，继而提高埋氧层中的电场强度、提高该soi ldmos器件的纵向耐压。

技术特征：

1.一种soi ldmos器件结构，其特征在于，所述soi ldmos器件结构包括：

2.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第一导电类型漂移区被所述第二导电类型体区耗尽形成第一耗尽区；

3.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第一导电类型重掺杂层的掺杂浓度为1e16atoms/cm3～1e17atoms/cm3；

4.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第一导电类型重掺杂层位于所述漏极掺杂区的下方；

5.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第一导电类型重掺杂层在横向上的长度不超过所述第一导电类型漂移区在横向上总长度的一半。

6.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第一导电类型漂移区和第二导电类型体区在所述顶层硅中横向相邻接。

7.如权利要求1所述的soi ldmos器件结构，其特征在于，所述第二导电类型体区与所述埋氧层的上表面之间间隔。

8.如权利要求1所述的soi ldmos器件结构，其特征在于，所述顶层硅包括位于下层的本征硅层和位于上层的第二导电类型掺杂外延硅层；

技术总结本申请涉及半导体集成电路制造技术领域，具体涉及SOI LDMOS器件结构。基底层包括在纵向由下至上依次层叠的背层硅、埋氧层和顶层硅；第一导电类型漂移区和第二导电类型体区，第一导电类型漂移区和第二导电类型体区形成于顶层硅中；第一导电类型漂移区向下与埋氧层的上表面接触；漏极掺杂区，漏极掺杂区形成于第一导电类型漂移区的第一侧部的顶层中；第一侧部为第一导电类型漂移区远离第二导电类型体区的部分；源极掺杂区和基极掺杂区，源极掺杂区和基极掺杂区形成于第二导电类型体区中；掺杂浓度大于第一导电类型漂移区的第一导电类型重掺杂层，第一导电类型重掺杂层形成于第一侧部的底层中，第一导电类型重掺杂层的下表面与埋氧层的上表面接触。技术研发人员：王晓日,陈广龙,杨留鹏受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：技术公布日：2024/8/1