一种数字锁相放大器及使用方法

本发明属于微弱信号检测领域，特别涉及一种新型的数字锁相放大器的设计和使用方法。

背景技术：

1、数字锁相放大器依靠相干解调的原理实现微弱信号的检测，在现有的数字锁相放大器技术中，通常将输入信号与参考信号相乘，之后低通滤波获得微弱正弦信号的幅值信息，现有的数字锁相放大器容易受环境噪声干扰，对参考信号和输入信号的相位差要求较高，通常要求输入信号与参考信号的相位差为零。此外，现有技术计算量大、完成计算的时间长、严重地限制了数字锁相检测的速度和被检测信号的频率。如果当参考信号与输入信号之间存在相位差时，将极大地影响输出信号的精度。此外，低通滤波器的选择也将影响锁相放大器的解调精度，对于一般采用的rc滤波器，rc参数越大，解调精度越高，响应速度越慢。而rc参数越小，解调精度越低，响应速度越快。

技术实现思路

1、本发明目的在于提供一种新型的数字锁相放大器结构，解决现有技术的上述问题，通过外部参考信号的引入，降低输入信号与内部参考信号之间的频率差，使用一种新型的低通滤波器，在不影响解调精度的前提下，提高响应速度。

2、为实现上述目的，本发明采用的技术方案如下：

3、一种数字锁相放大器，包括外部输入信号采集电路，外部参考信号采集电路，fpga电路板，数据上传电路；所述fpga电路板包括外部参考信号跟踪模块，乘法器模块，快速低通滤波器模块，数据上传模块；

4、所述外部输入信号采集电路用于采集输入信号；

5、所述外部参考信号采集电路用于采集参考信号；

6、所述外部参考信号跟踪模块用于跟踪外部参考信号，生成内部参考信号；

7、所述乘法器模块用于将输入信号与内部参考信号相乘；

8、所述数据上传模块将输出数据上传给数据上传电路。

9、进一步的，所述外部参考信号跟踪模块包括正交鉴相器，pid模块和正弦信号发生器；所述pid模块用于将相位差转换为误差信号输入给正弦信号发生器。

10、进一步的，所述fpga电路板包含两个乘法器，两个快速低通滤波器，两个乘法器分别将正弦信号发生器产生的正弦信号和余弦信号与输入信号相乘，并将相乘后的信号输入两个快速低通滤波器。

11、进一步的，所述快速低通滤波器模块包含可变参数模块和信号处理模块，所述快速低通滤波器模块对乘法器的输出进行低通滤波，实时调整滤波参数并处理信号。

12、进一步的，所述正弦信号发生器包括数字信号处理单元，通过算法确保正弦波的相位和幅度，生成正弦波形；所述数字信号处理单元采用直接数字频率合成技术dds与高精度查找表相结合，提供正弦输出。

13、进一步的，所述正弦信号发生器还包含相位累加器及相幅查找表，所述相位累加器将频率控制字累加，得到递增的相位，后将相位输入相幅查找表，得到对应的幅值。

14、进一步的，所述相幅查找表存储正弦波和余弦波的数值，支持dds算法生成参考信号。

15、进一步的，所述数据上传电路用于下发锁相放大器配置相关指令和接收数据。

16、一种使用所述锁相放大器的方法，其特征在于，包括以下步骤：

17、步骤s101利用所述采集电路分别采集输入信号及参考信号

18、步骤s102利用所述快速低通滤波器实时调整滤波参数，对输入信号进行有效滤波；

19、步骤s103利用所述外部参考信号跟踪模块的正交鉴相器跟踪外部参考信号，生成内部参考信号；

20、步骤s104利用所述正弦信号发生器提供精确的参考信号进行相干解调；

21、步骤s105利用所述数据上传模块将输出数据上传给数据上传电路。

22、有益效果：

23、本发明公开了一种数字锁相放大器，通过引入外部参考信号，对外部参考信号的跟踪，将外部参考信号与输入信号之间的相位差减小为0，从而实现更好的解调精度。

24、在低通滤波器的选用上，本发明通过将输出信号的误差反馈回rc滤波器的rc常数来实时增加rc常数的数值。对于普通的固定参数低通滤波器，rc常数越大，响应速度越慢，滤波效果越明显；rc常数越小，响应时间越快，滤波效果越弱。而初始时间段的数据无需保证滤波效果，因而通过实时增大rc常数可以使低通滤波器在开始时间段有较快的响应速度，而在稳定后具有较好的滤波效果，从而获得在相同的滤波效果下获得更快的响应速度。

技术特征：

1.一种数字锁相放大器，其特征在于，包括外部输入信号采集电路，外部参考信号采集电路，fpga电路板，数据上传电路；所述fpga电路板包括外部参考信号跟踪模块，乘法器模块，快速低通滤波器模块，数据上传模块；

2.根据权利要求1所述的数字锁相放大器，其特征在于，所述外部参考信号跟踪模块包括正交鉴相器，pid模块和正弦信号发生器；所述pid模块用于将相位差转换为误差信号输入给正弦信号发生器。

3.根据权利要求2所述的数字锁相放大器，其特征在于，所述fpga电路板包含两个乘法器，两个快速低通滤波器，两个乘法器分别将正弦信号发生器产生的正弦信号和余弦信号与输入信号相乘，并将相乘后的信号输入两个快速低通滤波器。

4.根据权利要求1所述的数字锁相放大器，其特征在于，所述快速低通滤波器模块包含可变参数模块和信号处理模块，所述快速低通滤波器模块对乘法器的输出进行低通滤波，实时调整滤波参数并处理信号。

5.根据权利要求3所述的数字锁相放大器，其特征在于，所述正弦信号发生器包括数字信号处理单元，通过算法确保正弦波的相位和幅度，生成正弦波形；所述数字信号处理单元采用直接数字频率合成技术dds与高精度查找表相结合，提供正弦输出。

6.根据权利要求5所述的数字锁相放大器，其特征在于，所述正弦信号发生器还包含相位累加器及相幅查找表，所述相位累加器将频率控制字累加，得到递增的相位，后将相位输入相幅查找表，得到对应的幅值。

7.根据权利要求6所述的数字锁相放大器，其特征在于，所述相幅查找表存储正弦波和余弦波的数值，支持dds算法生成参考信号。

8.根据权利要求1所述的数字锁相放大器，其特征在于，所述数据上传电路用于下发锁相放大器配置相关指令和接收数据。

9.一种使用所述锁相放大器的方法，其特征在于，包括以下步骤：

技术总结本专利涉及一种数字锁相放大器的实现方法，该方法利用FPGA系统和模拟信号采集电路，旨在解决微弱信号检测中存在的噪声干扰和精度问题。该锁相放大器采用可变增益控制驱动程序，实现对输入信号的自适应放大；设计了多阶参数可调的RC低通滤波器，以平衡滤波响应时间和效果；提出了一种快速低通滤波器，能够在保持滤波效果的同时降低响应时间；通过改进锁相环跟踪系统和数字频率合成技术，提高了参考信号的相位和幅值精度。实验结果表明，在不同噪声环境下，本锁相放大器具有优异的动态储备，可与商用锁相放大器相媲美，具有广泛的应用前景。技术研发人员：冯锐,崔志颖,王浩帆,吴昱宁,漆磊,赖忠熠受保护的技术使用者：北京航空航天大学技术研发日：技术公布日：2024/8/20