一种三维集成芯片及其制作方法与流程

本发明涉及集成电路，尤其涉及一种三维集成芯片及其制作方法。

背景技术：

1、三维集成电路(3dic)也被称为立体集成电路、三维芯片，将两张或者多张功能不同的芯片上下堆叠起来，减少了芯片整体面积的同时也兼顾了性能的要求。但在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就像是一根根天线会收集电荷(如等离子刻蚀产生的带电粒子)导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体只接了晶体管的栅极，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为"天线效应"，三维集成电路多芯片键合过程中产生的电荷如何释放，天线效应如何避免是目前要解决的重要问题

2、目前在三维集成电路键合过程中容易产生天线效应的风险，电路保护性不强，容易影响三维集成电路的稳定性。

技术实现思路

1、针对现有技术中的缺陷，本申请实施例提供了一种三维集成芯片及其制作方法，有效解决在三维集成电路混合键合过程产生的天线效应风险，实现电路保护，提高三维集成电路的可靠性的效果。

2、第一方面，本申请提供了一种三维集成芯片，包括：至少两个芯片，每一所述芯片包括至少一个键合面，所述至少两个芯片通过所述键合面三维键合互连；其中，至少一所述芯片包括：衬底，所述衬底包括电荷释放器件，所述电荷释放器件连接靠近所述衬底的金属层，用于将所述金属层中的电荷通过所述衬底释放。

3、进一步地，所述电荷释放器件包括反偏二极管，所述反偏二极管用于将所述金属层中的电荷通过所述衬底释放。

4、进一步地，所述电荷释放器件包括；第一器件区和第二器件区；所述第一器件区作为所述反偏二极管的n端，所述第二器件区作为所述反偏二极管的p端。

5、进一步地，所述第一器件区包括：第一有源区和第一类型掺杂离子；所述第二器件区包括：第二有源区和第二类型掺杂离子；其中，所述第一有源区用于平坦化所述衬底。

6、进一步地，所述第一类型掺杂离子为5价元素的离子。

7、进一步地，所述电荷释放器件所在区域设置有导电孔，所述导电孔用于将所述电荷释放器件与靠近所述衬底的金属层连接。

8、进一步地，所述三维集成芯片包括：第一芯片和第二芯片；所述第一芯片包括第一衬底，所述第一芯片远离所述第一衬底的一面设置有第一键合面；所述第二芯片包括第二衬底，所述第二芯片远离所述第二衬底的一面设置有第二键合面；所述第一键合面与所述第二键合面键合，以将所述第一芯片和所述第二芯片键合互连；其中，所述第二芯片中的第二衬底包括所述电荷释放器件，所述电荷释放器件连接所述第二芯片中靠近所述第二衬底的金属层。

9、进一步地，所述三维集成芯片还包括：第三芯片；所述第三芯片包括第三衬底，所述第三芯片远离所述第三衬底的一面设置有第三键合面，且所述第二芯片靠近所述第二衬底的一面设置有第四键合面，所述第三键合面与所述第四键合面键合；其中，所述第三芯片中的第三衬底包括所述电荷释放器件，所述电荷释放器件连接所述第三芯片中靠近所述第三衬底的所述金属层。

10、进一步地，本申请还提供了一种三维集成芯片的制作方法，包括：获提供衬底；在所述衬底的表面设置电荷释放器件；在所述衬底上设置至少一层金属层，并使得靠近所述衬底的所述金属层连接所述电荷释放器件；对所述衬底以及所述金属层进行处理，得到至少两个芯片，并在所述芯片上设置键合面；通过所述键合面，将至少两个所述芯片三维键合连接。

11、进一步地，所述衬底的表面设置电荷释放器件的步骤，包括：在所述衬底上设置第一有源区和第二有源区，所述第一有源区用于平坦化所述衬底；在所述第一有源区设置第一类型掺杂离子，形成第一器件区；以及在所述第二有源区设置第二类型掺杂离子，形成第二器件区；其中，所述第一器件区作为所述电荷释放器件的n端，所述第二器件区作为所述电荷释放器件的p端。

12、本申请提供的三维集成芯片，通过在芯片的衬底上设置电荷释放器件，通过电荷释放器件将金属层中的电荷通过衬底释放，能够在不增加芯片面积的情况下，有效解决了三维集成芯片在混合键合过程产生天线效应风险的效果。

13、上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

技术特征：

1.一种三维集成芯片，其特征在于，包括：

2.根据权利要求1所述的三维集成芯片，其特征在于，

3.根据权利要求2所述的三维集成芯片，其特征在于，

4.根据权利要求3所述的三维集成芯片，其特征在于，所述第一器件区包括：第一有源区和第一类型掺杂离子；

5.根据权利要求4所述的三维集成芯片，其特征在于，所述第一类型掺杂离子为5价元素的离子。

6.根据权利要求1～5任一项所述的三维集成芯片，其特征在于，所述电荷释放器件所在区域设置有导电孔，所述导电孔用于将所述电荷释放器件与靠近所述衬底的金属层连接。

7.根据权利要求6所述的三维集成芯片，其特征在于，所述三维集成芯片包括：第一芯片和第二芯片；

8.根据权利要求7所述的三维集成芯片，其特征在于，所述三维集成芯片还包括：第三芯片；

9.一种三维集成芯片的制作方法，其特征在于，包括：

10.根据权利要求9所述的三维集成芯片的制作方法，其特征在于，所述在所述衬底的表面设置电荷释放器件的步骤，包括：

技术总结本发明公开了一种三维集成芯片，涉及集成电路技术领域，包括：通过在三维集成电路中采取向芯片有源区覆盖电荷释放器件，改变电荷释放器件的大小和位置，将芯片有源区变为反偏二极管，根据反偏二极管提供电荷泄放回路。从而达到能够在不增加芯片面积的情况下，有效解决在三维集成电路混合键合过程产生的天线效应风险，实现电路保护，提高三维集成电路的可靠性的效果。技术研发人员：刘静受保护的技术使用者：西安紫光国芯半导体股份有限公司技术研发日：技术公布日：2024/9/9