一种构造多芯片封装结构的方法及多芯片封装结构与流程

本发明总的来说涉及半导体封装。具体而言，本发明涉及一种构造多芯片封装结构的方法及多芯片封装结构。

背景技术：

1、随着人工智能和高性能计算等应用领域的迅速发展，对于半导体结构的带宽和抑制电源噪声能力的需求也日益增长。在传统的2.5d封装结构中，通常使用集成在硅(si)转接板中的深沟槽电容(deep trench capacitor，dtc)进行电源去耦。然而，由于其电容容值受到转接板面积的限制，并且系统级芯片(soc)需要通过微凸块(micro bump)连接至转接板，因此其难以满足带宽日益增长下电容的快速响应需求。此外，传统的高带宽存储芯片(hbm)通常通过其正面的焊盘(pad)实现与soc的互连通信，而随着soc的带宽和存储容量需求的日益增加，hbm逐渐由8层向16层演变，hbm对互连输入/输出(i/o)的需求也逐渐增加。因此，需要提出一种能满足soc与大容值电容器及高i/o的hbm快速互连的封装结构，实现快速稳定电源去耦并且提升存储容量和带宽。

技术实现思路

1、为至少部分解决现有技术中的上述问题，本发明提出一种构造多芯片封装结构的方法，包括下列步骤：

2、构造三维集成深沟槽电容器；

3、提供双面互连的高带宽存储芯片以及双面互连的系统级芯片：

4、将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片封装以形成多芯片封装结构。

5、在本发明一个实施例中规定，构造三维集成深沟槽电容器包括下列步骤：

6、在第一硅晶圆上构造多个深沟槽电容以及第一硅通孔，构造第一后道工序线路层将多个深沟槽电容相互连接，并且构造混合键合焊盘将所述深沟槽电容与所述第一硅通孔连接；

7、将多块所述第一硅晶圆混合键合堆叠；以及

8、将堆叠后的多个第一硅晶圆的正面和反面减薄，并且构造深沟槽电容器正面互连焊盘以及深沟槽电容器背面互连焊盘以形成三维集成深沟槽电容器。

9、在本发明一个实施例中规定，提供双面互连的高带宽存储芯片包括下列步骤：

10、提供高带宽存储芯片，其包括多层动态随机存取存储器以及位于多层动态随机存取存储器底部的第一逻辑芯片，其中多层所述动态随机存取存储器以及第一逻辑芯片通过第二硅通孔互连；

11、在多层所述动态随机存取存储器的顶部键合第二逻辑芯片，其中所述第二逻辑芯片的内部设有第三硅通孔；以及

12、在所述第二逻辑芯片的顶部构造高带宽存储芯片背面互连焊盘以形成双面互连的高带宽存储芯片。

13、在本发明一个实施例中规定，提供双面互连的系统级芯片包括下列步骤：

14、提供系统级芯片，其正面具有第二后道工序线路层以及系统级芯片正面互连焊盘，其中所述系统级芯片中构造有第四硅通孔，所述第四硅通孔与所述第二后道工序线路层连接；以及

15、在所述第四硅通孔的顶部构造系统级芯片背面互连焊盘以形成双面互连的系统级芯片，其中系统级芯片背面互连焊盘的数量小于系统级芯片正面互连焊盘的数量。

16、在本发明一个实施例中规定，将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片封装包括下列步骤：

17、在第二硅晶圆上构造晶圆互连层，其中所述晶圆互连层上设有混合键合互连焊盘；

18、将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片布置在所述晶圆互连层上；

19、在所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片之间的间隙中填充介质以形成芯片填充层；

20、将所述芯片填充层减薄以使所述深沟槽电容器正面互连焊盘、所述高带宽存储芯片正面互连焊盘以及所述系统级芯片正面互连焊盘露出以形成混合键合晶圆；

21、在所述混合键合晶圆的顶部构造再布线层；

22、使用载片对所述混合键合晶圆进行临时键合；

23、将所述第二硅晶圆减薄；以及

24、将所述载片解键合，并且在所述再布线层上布置球栅阵列焊球以形成多芯片封装结构。

25、在本发明一个实施例中规定，使用大马士革工艺在第二硅晶圆上构造晶圆互连层。

26、在本发明一个实施例中规定，将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片布置在所述晶圆互连层上包括：

27、将所述深沟槽电容器背面互连焊盘、所述第一逻辑芯片以及所述系统级芯片背面焊盘与第二硅晶圆的晶圆互连层进行芯片到晶圆混合键合。

28、在本发明一个实施例中规定，将所述三维集成深沟槽电容器以及所述双面互连的高带宽存储芯片布置在所述双面互连的系统级芯片的周围，其中所述双面互连的系统级芯片通过系统级芯片正面互连焊盘以及系统级芯片背面互连焊盘与三维集成深沟槽电容器以及双面互连的高带宽存储芯片的正面和背面互连。

29、本发明还提出一种多芯片封装结构，其根据所述方法进行构造，该结构包括：

30、硅晶圆，其包括晶圆互连层；

31、三维集成深沟槽电容器，其布置在所述晶圆互连层上；

32、双面互连的高带宽存储芯片，其布置在所述晶圆互连层上；以及

33、双面互连的系统级芯片，其布置在所述晶圆互连层上，其中所述三维集成深沟槽电容器以及所述双面互连的高带宽存储芯片布置在所述双面互连的系统级芯片的周围，所述双面互连的系统级芯片与所述三维集成深沟槽电容器以及所述双面互连的高带宽存储芯片的正面和背面互连。

34、在本发明一个实施例中规定，所述多芯片封装结构还包括：

35、芯片填充层，其被配置为将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片之间的间隙填充；

36、再布线层，其布置在所述芯片填充层上；以及

37、球栅阵列焊球，其布置在所述再布线层上。

38、在本发明一个实施例中规定，

39、本发明至少具有如下有益效果：

40、(1)通过堆叠多个dtc使得电容容量得到了n倍的提升，具有漏电流小、等效串联电感低、tsv排列高度灵活等优点，能够满足soc的大电容电源去耦需求。

41、(2)通过在soc周围集成堆叠电容，并且通过soc的顶部互连层和底部互连层与堆叠dtc电容互连，缩短了从soc到电容器的传输距离，可以快速实现大电容的电源去耦，显著提升电源去耦性能和电源完整性性。

42、(3)通过在hbm的顶部互连逻辑芯片，实现了hbm的双面互连。

43、(4)通过在soc的周围集成双面hbm，使得soc可以通过顶部互连层和底部互连层与双面hbm互连，缩短了soc与双面hbm之间的互连距离，并且双面互连提升了soc与hbm的互连路径数量，从而能够满足soc日益增长的对存储、带宽密度和高速互连的需求。

44、(5)soc能够通过tsv、布线层以及s i进行散热，其散热性能优异，能够实现大功率soc的快速散热。

45、(6)soc能够通过tsv实现器件的背面供电，其电性能优异。