一种三维集成结构及其封装方法与流程

本发明涉及半导体封装，尤其是指一种三维集成结构及其封装方法。

背景技术：

1、随着集成电路技术的快速发展，对集成电路封装技术的要求也越来越高。传统的二维封装方法已无法满足现代电子设备对高集成度、高性能和低功耗的需要求。因此，三维集成封装技术应运而生，以其独特的优势成为电子封装领域的研究热点。

2、三维集成封装技术主要通过在垂直方向上堆叠芯片，实现更高层次的集成，从而突破二维封装技术的局限。目前，业内实现三维集成封装的典型方法之一就是叠层型封装，它通过将两个或多个裸芯片或封装芯片在垂直方向上互连，实现三维集成。这种方法具有灵活性高、集成度提升明显的优势。然而，这种方案还存在以下问题：

3、（1）制造工艺复杂是叠层型封装面临的主要问题之一。其涉及到多个层次的芯片堆叠和精细布线的连接，需要高度精确的工艺控制和复杂的设备操作。

4、（2）成本较高也是一个突出问题。叠层型封装需要使用特殊的材料和先进的制造工艺，较高的成本在一定程度上限制了其广泛应用。

5、（3）在可靠性方面，叠层型封装的翘曲问题也会带来一些负面影响，使封装体变得脆弱，容易出现开裂、分层等问题。

技术实现思路

1、为此，本发明提供一种三维集成结构及其封装方法，解决了现有三维集成封装方法存在结构复杂，工艺繁琐，成本较高等问题。该方法结构简单，易于实现，且能够有效提高集成电路的集成度和性能，克服现有技术的缺陷和劣势；该方法采用先进的封装工艺，将多个芯片或功能模块在三维空间内进行集成封装，形成紧凑、高性能的三维封装结构。

2、为解决上述技术问题，本发明提供一种三维集成结构，包括若干堆叠的封装体，各所述封装体包括：

3、core材，包括贯穿于相对的正反两面的若干个金属化通孔，各所述金属化通孔的两端凸设有凸点焊盘，所述core材还开设有镂空区域；

4、芯片，设置于所述镂空区域内；

5、包覆膜，填充于所述镂空区域内且覆盖于所述core材正反两面，并暴露各所述凸点焊盘表面；

6、布线层，分别设置于所述core材正反两面上的所述包覆膜的表面，且与各所述凸点焊盘接触；

7、钝化层，覆盖于各所述布线层；

8、焊球凸点，各所述钝化层表面具有延伸至所述布线层的开口，以适于所述焊球凸点伸入并与所述布线层接触；

9、其中，各所述封装体通过各自的焊球凸点与相邻的所述封装体的所述布线层接触，且相邻两个所述封装体之间形成的缝隙中填充有底部填充胶。

10、在本发明的一种实施方式中，所述core材的厚度范围在400um-1000um。

11、在本发明的一种实施方式中，所述凸点焊盘凸出所述金属化通孔的两端的高度为40um-80um。

12、在本发明的一种实施方式中，所述镂空区域的边缘距离所述芯片的边缘大于500um。

13、在本发明的一种实施方式中，所述包覆膜为绝缘材料，包括塑封料、abf或cbf。

14、本发明还提供一种三维集成结构的封装方法，包括如下步骤：

15、步骤一：提供core材，所述core材预留有金属化通孔，所述金属化通孔的两端凸设有凸点焊盘；

16、步骤二：使用包覆膜将所述core材的正反两面覆盖，随后通过研磨的方式减薄到预设厚度，暴露各所述凸点焊盘表面；

17、步骤三：对所述core材目标区域进行激光烧蚀，形成镂空区域；

18、步骤四：将加工后的所述core材反面贴附到临时键合膜上，该临时键合膜贴在载具上，随后将芯片的引出端朝下装入所述镂空区域内；

19、步骤五：使用包覆膜填充于所述镂空区域内且覆盖于所述core材，去掉所述临时键合膜与所述载具；

20、步骤六：在新的晶圆载体的底部制作钝化层和布线层；

21、步骤七：使用临时键合膜将底部的钝化层和布线层包覆保护；

22、步骤八：将新的晶圆载体顶部的包覆膜减薄，漏出各所述凸点焊盘，再制作钝化层和布线层；

23、步骤九：将底部的临时键合膜去除，在各钝化层的开口处生长出焊球凸点，形成封装体；

24、步骤十：将多个所述的封装体按照预设的排列方式进行堆叠，各所述封装体通过各自的焊球凸点与相邻的所述封装体的所述布线层接触，使用底部填充胶填充于相邻两个所述封装体之间形成的缝隙中，最终形成三维集成封装结构。

25、在本发明的一种实施方式中，所述core材的厚度范围在400um-1000um。

26、在本发明的一种实施方式中，所述凸点焊盘凸出所述金属化通孔的两端的高度为40um-80um。

27、在本发明的一种实施方式中，所述镂空区域的边缘距离所述芯片的边缘大于500um。

28、在本发明的一种实施方式中，所述包覆膜为绝缘材料，包括塑封料、abf或cbf。

29、本发明的上述技术方案相比现有技术具有以下优点：

30、本发明所述的一种三维集成结构及其封装方法，在封装结构中，选用了性能优异、质量可靠的core材，并进行了合理的结构设计。这使得封装后的器件具有更好的机械强度和稳定性，从而大大提高了封装的可靠性和耐用性。

31、本发明通过在core材上开槽，实现更高密度的芯片集成，充分利用了空间资源，在有限的封装体积内集成更多功能的芯片或功能模块。这不仅提高了整个系统的性能和功能，还降低了封装体的体积。

32、本发明通过双面布线的方案，可以平衡单面多次布线带来的翘曲问题，同时也提升了封装体的信号传输能力。

技术特征：

1.一种三维集成结构，其特征在于，包括若干堆叠的封装体，各所述封装体包括：

2.根据权利要求1所述的一种三维集成结构，其特征在于，所述core材（101）的厚度范围在400um-1000um。

3.根据权利要求1所述的一种三维集成结构，其特征在于，所述凸点焊盘（103）凸出所述金属化通孔（102）的两端的高度为40um-80um。

4.根据权利要求1所述的一种三维集成结构，其特征在于，所述镂空区域（501）的边缘距离所述芯片（201）的边缘大于500um。

5.根据权利要求1所述的一种三维集成结构，其特征在于，所述包覆膜（104）为绝缘材料，包括塑封料、abf或cbf。

6.一种三维集成结构的封装方法，其特征在于，包括如下步骤：

7.根据权利要求6所述的一种三维集成结构的封装方法，其特征在于，所述core材（101）的厚度范围在400um-1000um。

8.根据权利要求6所述的一种三维集成结构的封装方法，其特征在于，所述凸点焊盘（103）凸出所述金属化通孔（102）的两端的高度为40um-80um。

9.根据权利要求6所述的一种三维集成结构的封装方法，其特征在于，所述镂空区域（501）的边缘距离所述芯片（201）的边缘大于500um。

10.根据权利要求6所述的一种三维集成结构的封装方法，其特征在于，所述包覆膜（104）为绝缘材料，包括塑封料、abf或cbf。

技术总结本发明涉及一种三维集成结构及其封装方法。本发明包括Core材，包括贯穿于相对的正反两面的若干个金属化通孔，各金属化通孔的两端凸设有凸点焊盘，Core材还开设有镂空区域；芯片，设置于镂空区域内；包覆膜，填充于镂空区域内且覆盖于Core材正反两面，并暴露各凸点焊盘表面；布线层，分别设置于Core材正反两面上的包覆膜的表面，且与各凸点焊盘接触；钝化层，覆盖于各布线层；焊球凸点，各钝化层表面具有延伸至布线层的开口；各封装体通过各自的焊球凸点与相邻的封装体的布线层接触，且相邻两个封装体之间形成的缝隙中填充有底部填充胶。本发明将多个芯片或功能模块在三维空间内进行集成封装，形成紧凑、高性能的三维封装结构。技术研发人员：陈志强,张爱兵,李轶楠,姚昕,李洋,李杨,夏晨辉受保护的技术使用者：无锡中微高科电子有限公司技术研发日：技术公布日：2024/9/9