射频开关电路的制作方法

本发明是有关于一种开关电路，且特别是有关于一种射频开关电路。

背景技术：

1、图1是现有技术中射频开关电路的串行电路的示意图。串行电路10被设置于传输路径p的第一端与第二端之间，串行电路10包括晶体管t1～t8，晶体管t1～t8彼此串联耦接。晶体管t1～t8的控制端(即栅极)分别透过一阻抗后共同耦接，并共同接收相同的控制信号。因此，串行电路10可以依据控制信号来断开或导通传输路径p。

2、然而，当串行电路10的一端发生静电放电(electrostatic discharge，esd)事件时，esd能量的esd电压vesd或esd电流被产生。以esd能量的esd电压vesd为例，esd电压vesd会透过晶体管t1的寄生电容耦合到晶体管t1～t8的控制端。应注意的是，因为晶体管t1～t8的控制端分别透过一阻抗后共同耦接而接收到相同的esd电压vesd。基于晶体管t1～t8的分压，晶体管t1～t8的源极具有不同的电压值。晶体管t1～t8的开关电压值都不相同。也就是，晶体管t1～t8的栅极与源极之间的电压差值(vgs)都不相同。

3、举例来说，当esd电压vesd具有电压峰值等于100伏特时，位于晶体管t1的第一端的电压值等于100伏特。位于晶体管t1的第二端的电压值等于87.5伏特。位于晶体管t1的控制端的电压值等于100伏特。因此，晶体管t1的开关电压值等于12.5伏特。位于晶体管t2的第二端的电压值等于75伏特。晶体管t2的开关电压值等于25伏特。位于晶体管t3的第二端的电压值等于62.5伏特。晶体管t3的开关电压值等于37.5伏特。同理可推，晶体管t8的开关电压值等于100伏特。

4、基于上述，晶体管t1～t8的数量越多，最接近esd发生处的晶体管t1的开关电压值与最远离esd发生处的晶体管t8中的开关电压值的差异就越大。晶体管t1～t8无法反应于esd的电压瞬时变化而造成不同的开关操作，因此，宣泄esd的能力越差。

技术实现思路

1、本发明提供一种射频开关电路，能够提高宣泄静电放电(electrostaticdischarge，esd)的能力。

2、本发明的射频开关电路包括串行电路。串行电路包括第一串接组以及第二串接组。第一串接组包括多个第一晶体管。第二串接组包括多个第二晶体管。所述多个第一晶体管的控制端均耦接至第一控制接点。所述多个第二晶体管的控制端均耦接至第二控制接点。当esd事件发生时，位于第一控制接点的电压值不同于位于第二控制接点的电压值。在正常操作状态，第一串接组的开关状态以及第二串接组的开关状态彼此相同。

3、本发明的射频开关电路包括射频输入端、射频输出端以及串行电路。射频输出端与射频输入端之间具有第一传输路径。串行电路的第一端耦接于第一传输路径。串行电路的第二端耦接于参考电压端。串行电路包括第一串接组以及第二串接组。第一串接组包括多个第一晶体管。第二串接组包括多个第二晶体管。第二串接组的一端耦接于参考电压端。在正常操作状态，第一串接组的开关状态以及第二串接组的开关状态彼此相同。

4、本发明的射频开关电路包括串行电路。串行电路包括第一串接组以及第二串接组。第一串接组包括多个第一晶体管。第二串接组包括多个第二晶体管。所述多个第一晶体管的控制端均耦接至第一控制接点。所述多个第二晶体管的控制端均耦接至第二控制接点。当esd事件发生时，位于第一控制接点的电压值不同于位于第二控制接点的电压值。

5、基于上述方案，串行电路包括第一串接组以及第二串接组。第一串接组的所述多个第一晶体管的控制端均耦接至第一控制接点。第二串接组的所述多个第二晶体管的控制端均耦接至第二控制接点。当esd事件发生时，位于第一控制接点的电压值不同于位于第二控制接点的电压值。当esd事件发生时，所述多个第一晶体管以及所述多个第二晶体管的开关电压值(栅极与源极之间的电压差值)较为相近。如此一来，射频开关电路能够提高宣泄esd的能力。

6、为让本发明的上述特征和优点能更明显易懂，下文列举较佳实施例，并配合附图作详细说明如下。

技术特征：

1.一种射频开关电路，其特征在于，包括：

2.根据权利要求1所述的射频开关电路，其特征在于，包括：

3.根据权利要求2所述的射频开关电路，其特征在于，其中所述串行电路的第二端耦接所述第一共接点。

4.根据权利要求2所述的射频开关电路，其特征在于，其中所述串行电路的第二端耦接一参考电压端。

5.根据权利要求4所述的射频开关电路，其特征在于，其中位于所述参考电压端的电压值等于0伏特。

6.根据权利要求1所述的射频开关电路，其特征在于，其中所述第一晶体管的数量与所述第二晶体管的数量之间的数量差值小于所述第一晶体管的数量的20％。

7.根据权利要求1所述的射频开关电路，其特征在于，其中所述第一晶体管的数量等于所述第二晶体管的数量。

8.根据权利要求1所述的射频开关电路，其特征在于，其中所述第一晶体管的数量以及所述第二晶体管的数量均小于8。

9.根据权利要求1所述的射频开关电路，其特征在于，其中所述串行电路包括：

10.根据权利要求9所述的射频开关电路，其特征在于，其中所述第一匹配电阻器的串联电阻值相同于所述第二匹配电阻器的串联电阻值。

11.根据权利要求9所述的射频开关电路，其特征在于，其中所述第一匹配电阻器的电阻值以及所述第二匹配电阻器的电阻值的误差小于20％。

12.根据权利要求1所述的射频开关电路，其特征在于，其中所述串行电路包括：

13.根据权利要求1所述的射频开关电路，其特征在于，其中：

14.根据权利要求1所述的射频开关电路，其特征在于，其中当所述串行电路被导通时，所述串行电路具有低阻抗值。

15.根据权利要求1所述的射频开关电路，其特征在于，其中所述第一串接组以及所述第二串接组分别具有相同的设计尺寸。

16.根据权利要求1所述的射频开关电路，其特征在于，其中：

17.一种射频开关电路，其特征在于，包括：

18.根据权利要求17所述的射频开关电路，其特征在于，其中：

19.根据权利要求17所述的射频开关电路，其特征在于，其中：

20.一种射频开关电路，其特征在于，包括：

技术总结本发明提供一种射频开关电路。射频开关电路包括串行电路。串行电路包括第一串接组以及第二串接组。第一串接组包括多个第一晶体管。第二串接组包括多个第二晶体管。所述多个第一晶体管的控制端均耦接至第一控制接点。所述多个第二晶体管的控制端均耦接至第二控制接点。当静电放电事件发生时，位于第一控制接点的电压值不同于位于第二控制接点的电压值。在正常操作状态，第一串接组的开关状态以及第二串接组的开关状态彼此相同。技术研发人员：白景尧受保护的技术使用者：立积电子股份有限公司技术研发日：技术公布日：2024/9/12