一种存储器结构的制作方法

本发明属于存储器，尤其涉及一种存储器结构。

背景技术：

1、存储器dram(dynamic random access memory)一般由两部分组成：控制逻辑(logic)和存储阵列(array)。存储阵列主要由大量的存储单元和检测放大器构成，存储阵列决定了dram的存储容量。如图1所示，传统dram的逻辑控制电路和存储阵列电路集成在同一平面，可称为2d(two-dimensional) dram。2d dram在单位面积上的容量大小主要受限于存储单元的尺寸，一般通过工艺缩小存储单元的面积，来提升单位面积上2d dram的存储容量。目前，dram技术工艺已经逐渐进入瓶颈期，行业预测其缩小的尺寸将会达到物理极限，需要寻找新的架构和材料来提升单位面积上dram的容量。因此，3d(three-dimensional)dram是业界首选作为突破dram工艺极限的新路径。

2、如图2所示，hbm(high bandwidth memory) dram将dram die（裸片）堆叠在logicdie（裸片）上，利用tsv（through silicon via）技术实现堆叠层之间的连接通信，不同dramdie之间共用tsv，通过采用分时复用来传输存储数据，共用tsv限制堆叠层传输数据速率，而且tsv的失效可能最终引起整个堆叠的失效。tsv失效的因素有很多，例如tsv在制造过程中，由于工艺技术的限制与偶然因素的影响，必然会有一些tsv出现故障不能正常工作。如果在堆叠的过程的存在一个tsv不能正常工作，导致与其相连接的模块失效，进而使得整个3d dram不能正常工作，导致堆叠电路的可靠性下降，良率降低。为了提高电路的可靠性，在设计中增加冗余技术来修复出现的故障。其中，通过增加冗余tsv来替换失效的tsv，容错率较高，但随着tsv数量增多，冗余tsv增多，面积增大，电路复杂性越大，成本较高。

3、因此，有必要设计一种新的存储器结构，能够减少tsv失效带来的影响。

技术实现思路

1、本发明提供一种存储器结构，通过对冗余tsv结构进行改进，不增加冗余tsv面积的同时，减少tsv失效带来的影响。

2、本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。

3、为达上述之一或部分或全部目的或其他目的，本发明一技术方案所提供的一种存储器结构，包括存储器阵列以及逻辑层，所述存储器阵列设置在逻辑层的一端或两端，所述存储器阵列与逻辑层之间通过tsv通道进行连接通信，所述存储器结构还包括tsv通道冗余结构，所述冗余结构包括冗余通道，所述冗余通道位于所述tsv通道的一侧；tsv通道设置有修复电路，所述修复电路基于所述tsv通道发生错误的位置，建立信号发送端或信号接收端与未发生错误的tsv通道以及冗余通道的连接通信。该技术方案的有益效果在于，对tsv冗余通道结构进行改进，冗余通道位于tsv通道一侧，减少了tsv通道的数量，优化了tsv通道结构，同时通过修复电路对失效的tsv通道进行修复，具有修复效率高的优点。

4、所述存储器阵列堆叠在逻辑层的一端或两端时，堆叠的所述存储器阵列之间不共用tsv通道。

5、发生错误的tsv通道距离冗余通道最远时，所述信号发送端以及所述信号接收端与所述发生错误的tsv通道朝向所述冗余通道设置方向的相邻的tsv通道依次建立通信，朝向所述冗余通道设置方向的最后一个所述信号发送端以及信号接收端与冗余通道建立通信；发生错误的tsv通道位于tsv通道中部时，未发生错误的tsv通道正常建立通信，发生错误的tsv通道以及其余朝向所述冗余通道设置方向的所述tsv通道对应的所述信号发送端以及所述信号接收端与所述发生错误的tsv通道朝向所述冗余通道设置方向的相邻的tsv通道建立通信，朝向所述冗余通道设置方向的最后一个所述信号发送端以及信号接收端与冗余通道建立通信；发生错误的tsv通道与所述冗余通道相邻时，将所述发生错误的tsv通道对应的所述信号发送端以及所述信号接收端与所述冗余通道建立通信。

6、所述修复电路包括传递任一所述信号发送端至对应tsv通道，以及任一tsv通道至对应的所述信号接收端的三态门电路a；任一所述信号发送端与任一所述信号发送端对应的tsv通道朝向冗余通道设置方向的相邻tsv通道之间，以及任一所述tsv通道与任一所述tsv通道对应的所述信号接收端朝向所述冗余通道相反设置方向的相邻信号接收端之间均设置的三态门电路b；所述三态门电路a以及三态门电路b通过控制信号的控制，选择所述信号发送端与所述tsv通道或者冗余通道，以及选择所述tsv通道或者冗余通道与所述信号接收端的连通。

7、所述修复电路还包括逻辑控制电路，所述逻辑控制电路根据输入的tsv通道错误信号以及使能信号，输出三态门电路a控制信号以及三态门b控制信号；所述三态门电路a控制信号与所述三态门b控制信号的电压状态不同。

8、所述逻辑控制电路输出的三态门电路a控制信号，将所述错误tsv通道朝向冗余通道方向前方的，所述tsv通道对应的三态门电路a的控制信号输出为控制三态门电路a传递数据的电平；所述错误tsv通道以及朝向冗余通道方向前方的tsv通道对应的三态门电路a的控制信号输出为控制三态门电路a输出高阻态的电平。

9、还包括tsv通道失效检测电路，所述tsv失效检测电路包括位于信号发送端以及信号接收端之间的tsv通道，所述信号发送端以及所述信号接收端均设置d触发器，所述d触发器的数据输入端接入传输数据，所述d触发器的时钟输入端接入时钟信号；信号发送端的所述d触发器与所述tsv通道之间设置有三态门电路c；所述tsv通道与所述信号接收端的d触发器之间设置有三态门电路d；所述三态门电路c以及所述三态门电路d通过控制信号控制；所述信号接收端还连接有信号检测端；所述时钟信号改变d触发器存储的数据，通过控制信号控制三态门电路c以及三态门电路d，使得特定信号从信号发送端通过tsv通道传输至信号接收端，再经信号检测端对传输数据进行测试，以检测所述tsv通道是否失效。

10、所述失效检测电路的信号发送端以及信号接收端的d触发器共享同一输入数据端。

11、所述失效检测电路对发生失效的所述tsv通道信息进行存储，生成所述tsv通道错误信号并加载至修复电路的逻辑控制电路对错误tsv通道进行修复。

12、共享一个冗余通道的所述tsv通道数量为1-128。

13、对信号发送端以及信号接收端之间的tsv通道分组，每组所述tsv通道配置一根冗余通道，每组所述的tsv通道的数量为1-128。

14、与现有技术相比，本发明的有益效果主要包括：1、通过堆叠存储阵列提高单位面积上dram存储容量，堆叠层之间不共用tsv通道，可以提高数据的传输速率，增加空间布局的灵活性。

15、2、提供tsv冗余技术，限制共用冗余通道的tsv通道数量，减少共用一个tsv冗余通道的tsv通道失效概率，在保证冗余通道结构简单的基础上，降低tsv通道失效的风险。

16、3、对tsv冗余通道结构进行改进，对tsv通道进行分组，每组的tsv通道共享一根冗余通道，且冗余通道位于tsv通道一侧，减少了tsv通道的数量，优化了tsv通道结构。

17、4、通过失效检测电路对tsv通道失效情况进行检测，生成的错误信号用于失效修复电路的逻辑控制电路生成逻辑控制信号进而控制失效修复电路对发生错误的tsv通道进行修复，具有自动监测自动修复的功能。

18、为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。