EOS防护器件的制作方法

本发明涉及半导体，特别是涉及一种eos防护器件。

背景技术：

1、esd(静电释放)和浪涌均属于eos(电气过应力)范畴，在集成电路工作过程中经常发生esd事件，需要有较好的esd防护确保电路正常运行。除了esd事件外，还有一种浪涌，对集成电路极具破坏性，通常会在pcb板上做浪涌防护，如tvs(瞬态抑制二极管)器件等，会将浪涌钳位到低压水平，避免集成电路受到损伤。随者应用端需求的提高，部分客户提出将pcb上的分立器件移除，需要集成电路(芯片)本身除了具有esd防护功能外还要有一定的浪涌防护。esd和浪涌这里统称为eos，即对eos设计提出极大的挑战。esd的脉冲波宽为ns量级，浪涌脉冲波宽为us量级，从能量的角度来看浪涌的能量比esd高近3个数量级。

2、传统的esd器件如gdpmos，ggnmos，pnp(pnp型三极管，如图1所示)等，在esd防护中能力突出，但是在浪涌防护方面有所欠缺，因为传统esd器件单位过流能力偏低，若要达到浪涌防护，对esd器件的面积需求巨大，面积消耗巨大。

3、scr(晶闸管可控硅)器件单位过流能力非常强，是上述器件的几十倍甚至上百倍。可以用于浪涌防护，不需要太大的面积，但是维持电压和维持电流偏低，容易发生闩锁。

4、为解决上述问题，需要提出一种新型的eos防护器件。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种eos防护器件，用于解决现有技术中esd器件在浪涌防护方面有所欠缺的问题。

2、为实现上述目的及其他相关目的，本发明提供一种eos防护器件，包括：

3、衬底，所述衬底上包括scr区域以及pnp区域；

4、第一、二埋层和深埋层，所述第一、二埋层位于所述衬底中且紧挨所述衬底的上表面，呈环形的所述第二埋层围绕于所述第一埋层的外侧；

5、外延层，所述外延层位于所述第一、二深埋层上；

6、多个第一阱区，所述第一阱区间隔设置于所述外延层中且紧挨所述外延层的上表面，所述第一阱区通过所述深埋层与所述第一埋层相连；

7、多个第二阱区，所述第二阱区位于所述外延层中且各所述第二阱区分别设置于两两相邻的所述第一阱区之间，其中，两两相邻的所述第一阱区和所述第二阱区之间均保持第一间距s1；

8、一呈环状的第三阱区，所述第三阱区位于所述外延层中且紧挨所述第二深埋层的表面，其中，所述第三阱区与其邻近的所述第一阱区之间均保持第二间距s2，且s2大于s1；

9、多个第一浅沟槽隔离结构，所述第一浅沟槽隔离结构位于两两相邻的所述第一阱区和所述第二阱区之间的外延层中且紧挨所述外延层的上表面；

10、第二浅沟槽隔离结构，所述第二浅沟槽隔离结构位于所述第三阱区及其相邻的所述第一阱区之间；

11、至少一个第一重掺杂区和至少两个第二重掺杂区，所述第一重掺杂区位于所述第一阱区或者所述第二阱区中，所述第二重掺杂区位于所述第一阱区或者所述第二阱区中，所述第一阱区中通过其上的所述第一、二重掺杂区或所述第二重掺杂区引出至所述外延层的上表面，所述第二阱区通过其上的所述第二重掺杂区引出；以及

12、呈环状的第三重掺杂区和所述第四重掺杂区，所述第三、四重掺杂区位于外侧的所述第三阱区中，以通过所述第三、四重掺杂区将所述第三阱区引出至所述外延层的上表面。

13、优选地，所述第一阱区中掺杂离子的导电类型与所述第二阱区中掺杂离子的导电类型相反；所述深埋层中掺杂离子的导电类型与所述第一阱区中的掺杂离子的导电类型相同；所述第一阱区中掺杂离子的导电类型与所述第一、四重掺杂区中掺杂离子的导电类型相同；所述第二、三阱区中掺杂离子的导电类型与所述第二、三重掺杂区中掺杂离子的导电类型相同。

14、优选地，所述第一、二阱区相对于中心区域的所述第一阱区呈轴对称；所述第一、二重掺杂区相对于中心区域的所述第一阱区呈轴对称；所述第三阱区相对于中心区域的所述第一阱区呈轴对称；所述第三、四重掺杂区相对于中心区域的所述第一阱区呈轴对称。

15、优选地，所述衬底的导电类型为p型；所述第一阱区、所述第一埋层、所述深埋层、所述第一、四重掺杂区中掺杂离子的导电类型均为n型；所述第二、三阱区、所述第一埋层、所述第三重掺杂区中掺杂离子的导电类型均为p型。

16、优选地，所述器件的使用方法被配置为：外侧的所述第三阱区中的所述第三重掺杂区和所述第四重掺杂区短接并连接低电平；在形成有所述第一、二重掺杂区的所述第一阱区中，所述第一、二重掺杂区短接连接高电平；在形成有所述第二重掺杂区的所述第一阱区中，所述二重掺杂区连接高电平；内侧的所述第二阱区中的所述第二重掺杂区连接低电平。

17、优选地，所述器件还包括多个第三浅沟槽隔离结构，所述第三浅沟槽隔离结构位于所述第一阱区中，以将所述第三阱区中的所述第一重掺杂区和所述第二重掺杂区隔离开。

18、优选地，所述器件还包括第四浅沟槽隔离结构，所述第四浅沟槽隔离结构位于外侧的所述第三阱区中，以将外侧的所述第三阱区中的所述第三重掺杂区和所述第四重掺杂区隔离开。

19、优选地，所述第二浅沟槽隔离结构围成的区域为所述pnp区域。

20、优选地，所述器件还包括用于隔离所述第三阱区和其他器件的第五浅沟槽隔离结构，所述第五浅沟槽隔离结构及其相邻的所述第一浅沟槽隔离结构之间的区域为所述scr区域。

21、优选地，所述器件利用增加所述pnp区域的尺寸以提高维持电流。

22、如上所述，本发明的eos防护器件，具有以下有益效果：

23、本发明在实现esd防护的同时，也可以用于浪涌防护。

技术特征：

1.一种eos防护器件，其特征在于，包括：

2.根据权利要求1所述的eos防护器件，其特征在于：所述第一阱区中掺杂离子的导电类型与所述第二阱区中掺杂离子的导电类型相反；所述深埋层中掺杂离子的导电类型与所述第一阱区中的掺杂离子的导电类型相同；所述第一阱区中掺杂离子的导电类型与所述第一、四重掺杂区中掺杂离子的导电类型相同；所述第二、三阱区中掺杂离子的导电类型与所述第二、三重掺杂区中掺杂离子的导电类型相同。

3.根据权利要求1所述的eos防护器件，其特征在于：所述第一、二阱区相对于中心区域的所述第一阱区呈轴对称；所述第一、二重掺杂区相对于中心区域的所述第一阱区呈轴对称；所述第三阱区相对于中心区域的所述第一阱区呈轴对称；所述第三、四重掺杂区相对于中心区域的所述第一阱区呈轴对称。

4.根据权利要求2所述的eos防护器件，其特征在于：所述衬底的导电类型为p型；所述第一阱区、所述第一埋层、所述深埋层、所述第一、四重掺杂区中掺杂离子的导电类型均为n型；所述第二、三阱区、所述第一埋层、所述第三重掺杂区中掺杂离子的导电类型均为p型。

5.根据权利要求4所述的eos防护器件，其特征在于：所述器件的使用方法被配置为：外侧的所述第三阱区中的所述第三重掺杂区和所述第四重掺杂区短接并连接低电平；在形成有所述第一、二重掺杂区的所述第一阱区中，所述第一、二重掺杂区短接连接高电平；在形成有所述第二重掺杂区的所述第一阱区中，所述二重掺杂区连接高电平；内侧的所述第二阱区中的所述第二重掺杂区连接低电平。

6.根据权利要求1所述的eos防护器件，其特征在于：所述器件还包括多个第三浅沟槽隔离结构，所述第三浅沟槽隔离结构位于所述第一阱区中，以将所述第三阱区中的所述第一重掺杂区和所述第二重掺杂区隔离开。

7.根据权利要求1所述的eos防护器件，其特征在于：所述器件还包括第四浅沟槽隔离结构，所述第四浅沟槽隔离结构位于外侧的所述第三阱区中，以将外侧的所述第三阱区中的所述第三重掺杂区和所述第四重掺杂区隔离开。

8.根据权利要求1所述的eos防护器件，其特征在于：所述第二浅沟槽隔离结构围成的区域为所述pnp区域。

9.根据权利要求8所述的eos防护器件，其特征在于：所述器件还包括用于隔离所述第三阱区和其他器件的第五浅沟槽隔离结构，所述第五浅沟槽隔离结构及其相邻的所述第一浅沟槽隔离结构之间的区域为所述scr区域。

10.根据权利要求9所述的eos防护器件，其特征在于：所述器件利用增加所述pnp区域的尺寸以提高维持电流。

技术总结本发明提供一种EOS防护器件，包括衬底，衬底上包括SCR区域以及PNP区域；第一、二埋层和深埋层，第一、二埋层位于衬底中且紧挨衬底的上表面，呈环形的第二埋层围绕于第一埋层的外侧；外延层，外延层位于第一、二深埋层上；多个第一阱区，第一阱区间隔设置于外延层中且紧挨外延层的上表面，第一阱区通过深埋层与第一埋层相连；多个第二阱区，第二阱区位于外延层中且各第二阱区分别设置于两两相邻的第一阱区之间，其中，两两相邻的第一阱区和第二阱区之间均保持第一间距S1；一呈环状的第三阱区，其中，第三阱区与其邻近的第一阱区之间均保持第二间距S2，且S2大于S1。本发明在实现ESD防护的同时，也可以用于浪涌防护。技术研发人员：范炜盛受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：技术公布日：2024/9/29