存储器模块、存储器装置和存储器系统的制作方法

本发明的多种实施例涉及一种半导体设计技术，更具体地，涉及一种存储器系统和包括执行目标刷新操作的存储器装置的存储器模块。

背景技术：

1、最近，除了用于依次刷新多条字线的正常刷新操作之外，还对可能会由于行锤击(row hammering)而丢失数据的特定字线执行附加刷新操作，该附加刷新操作在下文中将被称为“目标刷新操作”。行锤击现象是指联接到特定字线或联接到与该字线相邻设置的字线的存储器单元的数据由于对相应字线的大量激活而被损坏的现象。为了防止行锤击现象，对与被激活超过预定次数的字线相邻设置的字线执行目标刷新操作，在下文中，被激活超过预定次数的字线被称为“目标字线”。

2、为了在目标刷新操作期间选择待刷新的字线，存储器装置需要对与激活命令一起输入的所有地址进行计数。存储器装置具有用于对地址的输入次数进行计数的计数电路，并且随着技术规模的进步，存储器装置的尺寸越小，计数电路所占据的部分就越大。

技术实现思路

1、本发明的实施例涉及一种能够将用于对每条字线的激活次数进行计数的计数电路分配到多个存储器装置的存储器模块和存储器系统。

2、根据本发明的实施例，一种存储器模块包括：多个存储器装置，每个存储器装置包括多个行；以及多个行计数器，每个行计数器被配置为对多个行之中的相应行的访问次数进行计数，并且每个行计数器被配置为被分配和设置在多个存储器装置中。

3、根据本发明的实施例，一种存储器装置包括：多个行，每个行能够通过行地址访问；计数控制电路，被配置为根据激活命令激活与行地址相对应的行选择信号；以及部分计数电路，被配置为：通过根据行选择信号对通过进位输入板提供的进位输入信号进行计数来生成计数信号和进位输出信号，并通过进位输出板提供进位输出信号。

4、根据本发明的实施例，一种存储器系统包括：多个存储器装置，每个存储器装置包括多个行，每个行能够通过行地址访问，并且每个存储器装置被配置为：通过根据行地址对通过进位输入板提供的进位输入信号进行计数来生成计数信号和进位输出信号，以及通过一个或多个计数板提供计数信号并通过进位输出板提供进位输出信号；以及存储器控制器，被配置为从计数板收集计数信号以计算对多个行中的每个行的访问次数。

5、根据本发明的实施例，一种存储器系统包括：k个阵列，每个阵列包括存储器单元行，各个阵列内的行中的相应行可根据单个行地址共同访问，其中k是大于或等于1的整数；计数器，与各个行相对应并且每个计数器包括与各个阵列相对应的k个累加器；以及连接器，被配置为在访问行中的所选择的一个行时，选择计数器中的相应的一个计数器以串联联接相应计数器内的累加器，其中串联联接的累加器中最前面的一个累加器被配置为累加对所选择的行的访问次数以生成第一对进位信号和b位信号，其中串联联接的累加器中的剩余累加器中的每一个被配置为累加来自串联联接的累加器中的前一个累加器的进位信号的位值以生成第二对进位信号和b位信号，并且其中各个b位信号的组合是表示累加次数的(k*b)位信号，其中b是大于或等于1的整数。

6、根据本发明的实施例，在存储器系统中，多个存储器装置可以共享对每条字线的激活次数进行计数的计数电路，从而在减少行锤击风险的同时最小化计数电路所占用的面积。

技术特征：

1.一种存储器模块，包括：

2.根据权利要求1所述的存储器模块，其中，所述多个行计数器中的每一个包括被分配和设置在所述多个存储器装置中的多个m/k位加法器，m是每个行计数器的位数，k是所述多个存储器装置的数量。

3.根据权利要求2所述的存储器模块，其中，所述多个存储器装置中的每一个进一步包括：

4.根据权利要求3所述的存储器模块，其中，设置在所述多个存储器装置中的每一个中的加法器并联联接在所述存储器装置的进位输入板与进位输出板之间。

5.根据权利要求3所述的存储器模块，其中，所述多个行计数器中的每一个中包括的加法器通过所述多个存储器装置的进位输入板和进位输出板串联联接。

6.根据权利要求3所述的存储器模块，其中，所述进位输入板和所述进位输出板中的每一个都是单个板。

7.一种存储器装置，包括：

8.根据权利要求7所述的存储器装置，进一步包括：

9.根据权利要求7所述的存储器装置，进一步包括输出所述计数信号的一个或多个计数板。

10.根据权利要求7所述的存储器装置，其中，所述进位输入板和所述进位输出板中的每一个都是单个板。

11.根据权利要求7所述的存储器装置，其中，

12.根据权利要求7所述的存储装置，其中，所述部分计数电路包括：

13.根据权利要求12所述的存储器装置，其中，所述多个部分行计数器中的每一个包括：

14.根据权利要求13所述的存储器装置，其中，所述加法器包括：

15.一种存储器系统，包括：

16.根据权利要求15所述的存储器系统，其中，所述进位输入板和所述进位输出板中的每一个都是单个板。

17.根据权利要求15所述的存储器系统，其中，所述多个存储器装置形成级联结构，在所述级联结构中，所述存储器装置之中的当前级存储器装置的进位输入板联接到所述存储器装置之中的前一级存储器装置的进位输出板，并且所述当前级存储器装置的进位输出板联接到所述存储器装置之中的下一级存储器装置的进位输入板。

18.根据权利要求15所述的存储器系统，其中，所述多个存储器装置中的每一个进一步包括：

19.根据权利要求18所述的存储器系统，其中，所述部分计数电路包括：

20.根据权利要求19所述的存储器系统，其中，所述多个部分行计数器中的每一个包括：

技术总结本公开涉及一种存储器模块、存储器装置和存储器系统。该存储器模块包括：多个存储器装置，每个存储器装置包括多个行；以及多个行计数器，每个行计数器被配置为对多个行之中的相应行的访问次数进行计数，并且每个行计数器被配置为被分配和设置在多个存储器装置中。技术研发人员：宋永旭,尹载根受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/10/10