带有具有增强接触面积的背侧导电源极或漏极接触部的集成电路结构的制作方法

本公开的实施例处于集成电路结构和加工的领域，并且具体地是带有具有增强接触面积的背侧导电源极或漏极接触部的集成电路结构、以及制造带有具有增强接触面积的背侧导电源极或漏极接触部的集成电路结构的方法。

背景技术：

1、过去的几十年来，集成电路中特征的缩放已经成为持续增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限占用面积上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上合并增加数量的存储器或逻辑装置，这有助于制造具有增加的容量的产品。然而，对越来越大的容量的追求并非没有问题。对每个装置性能进行优化的必要性变得越来越重要。

2、在集成电路装置的制造中，随着装置尺寸继续缩小，多栅极晶体管(例如，三栅极晶体管)已经变得更加普及。在常规工艺中，三栅极晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在一些实例中，由于体硅衬底的成本较低，并且因为它们能够实现较不复杂的三栅极制造工艺，因此优选体硅衬底。在另一方面中，当微电子装置尺寸缩放到10纳米(nm)节点以下时，保持迁移率的改进和短沟道控制在装置制造中提出了挑战。

3、然而，对多栅极和纳米线晶体管进行缩放并非没有后果。随着微电子电路的这些基本构建块的尺寸减小，并且随着在给定区域中制造的基本构建块的绝对数量增加，对用于将这些构建块图案化的光刻工艺的限制已经变得不可避免。特别地，在半导体堆叠体中被图案化的特征的最小尺寸(临界尺寸)与这些特征之间的间距之间可能存在折衷。

技术实现思路

技术特征：

1.一种集成电路结构，包括：

2.根据权利要求1所述的集成电路结构，还包括位于所述外延源极或漏极结构的所述横向围绕的外部部分上的电介质衬层，其中，所述电介质衬层横向地位于所述导电源极或漏极接触部与所述子鳍状物结构之间。

3.根据权利要求1所述的集成电路结构，其中，所述导电源极或漏极接触部位于所述外延源极或漏极结构的所述横向围绕的外部部分上。

4.根据权利要求3所述的集成电路结构，其中，所述导电源极或漏极接触部与所述子鳍状物结构接触。

5.根据权利要求1、2、3或4所述的集成电路结构，还包括栅极结构，所述栅极结构位于所述水平纳米线的竖直堆叠体周围并且位于所述子鳍状物结构下方。

6.一种集成电路结构，包括：

7.根据权利要求6所述的集成电路结构，还包括位于所述外延源极或漏极结构的所述横向围绕的外部部分上的电介质衬层，其中，所述电介质衬层横向地位于所述导电源极或漏极接触部与所述子鳍状物结构之间。

8.根据权利要求6所述的集成电路结构，其中，所述导电源极或漏极接触部位于所述外延源极或漏极结构的所述横向围绕的外部部分上。

9.根据权利要求8所述的集成电路结构，其中，所述导电源极或漏极接触部与所述子鳍状物结构接触。

10.根据权利要求6、7、8或9所述的集成电路结构，还包括栅极结构，所述栅极结构位于所述鳍状物上并且位于所述子鳍状物结构下方。

11.一种计算装置，包括：

12.根据权利要求11所述的计算装置，包括所述水平纳米线的竖直堆叠体。

13.根据权利要求11所述的计算装置，包括所述鳍状物。

14.根据权利要求11、12或13所述的计算装置，还包括：

15.根据权利要求11、12或13所述的计算装置，还包括：

16.根据权利要求11、12或13所述的计算装置，还包括：

17.根据权利要求11、12或13所述的计算装置，还包括：

18.根据权利要求11、12或13所述的计算装置，还包括：

19.根据权利要求11、12或13所述的计算装置，其中，所述部件是封装的集成电路管芯。

20.根据权利要求11、12或13所述的计算装置，其中，所述部件是从由处理器、通信芯片和数字信号处理器组成的组中选取的。

技术总结描述了带有具有增强接触面积的背侧导电源极或漏极接触部的集成电路结构、以及制造带有具有增强接触面积的背侧导电源极或漏极接触部的集成电路结构的方法。例如，集成电路结构包括位于水平纳米线的竖直堆叠体或鳍状物之上的子鳍状物结构。外延源极或漏极结构与水平纳米线的竖直堆叠体或鳍状物横向相邻，并且耦合到该水平纳米线的竖直堆叠体或鳍状物。外延源极或漏极结构在横向围绕的外部部分内具有凹陷。导电源极或漏极接触部与子鳍状物结构横向相邻，并且位于外延源极或漏极结构之上且与外延源极或漏极结构接触。导电源极或漏极接触部位于外延源极或漏极结构中的凹陷内。技术研发人员：J·迪西尔瓦,M·J·科布林斯基,D·南迪,E·曼内巴赫,S·米尔斯受保护的技术使用者：英特尔公司技术研发日：技术公布日：2024/10/17