SOILDMOS与SGT集成器件的制造方法与流程

本申请涉及半导体集成电路制造，具体涉及一种soi ldmos与sgt集成器件的制造方法。

背景技术：

1、集成电路(ic)工业经历了指数增长。ic材料和设计的技术进步已经产生了多代ic，其中每一代都具有比上一代更小和更复杂的电路。在ic演化过程中，功能密度(即每芯片面积的互连器件的数量)通常增大，而几何尺寸(即可以使用制造工艺创建的最小组件(或线))减小。

2、在横向扩散金属氧化物半导体(ldmos，laterally diffused metal oxidesemiconductor)与屏蔽栅沟槽型半导体(split gate trench-mosfet，sgt-mos)的集成中，需要在半导体基底层中同时制备两种器件，制备难度较大。

技术实现思路

1、本申请提供了一种soi ldmos与sgt集成器件的制造方法，降低相关技术中集成的复杂性。

2、为了解决背景技术中所述的技术问题，本申请提供一种soi ldmos与sgt集成器件的制造方法，所述soi ldmos与sgt集成器件的制造方法包括以下步骤：

3、供soi衬底，所述soi衬底包括n+型半导体层、形成于所述n+型半导体层上的绝缘层和形成于所述绝缘层上的半导体薄层；

4、刻蚀sgt区域位置处的半导体薄层和绝缘层露出n+型半导体层；

5、通过掺杂外延工艺在外露的半导体薄层和所述n+型半导体层的上表面外延生长形成n-型外延层；

6、在ldmos区域制作形成隔离深沟槽和隔离浅沟槽，所述隔离深沟槽在所述ldmos区域从所述n-型外延层的上表面向下延伸依次穿过n-型外延层、半导体薄层、绝缘层后伸入n+型半导体层中，所述隔离浅沟槽形成于所述隔离深沟槽的顶端周围；

7、制作形成隔离氧化层，所述隔离氧化层填充满隔离浅沟槽、覆盖在隔离深沟槽的内表面上；

8、在带有隔离氧化层的隔离深沟槽中填充形成隔离多晶硅；

9、在sgt区域刻蚀所述n-型外延层制作形成栅沟槽和隔离沟槽，所述隔离沟槽位于sgt区域与所述ldmos区域相邻的区域；

10、在sgt区域制作形成第一多晶硅，所述第一多晶硅填充满所述隔离沟槽和填充所述栅沟槽的下部；

11、在sgt区域制作形成第二多晶硅，所述第二多晶硅填充所述栅沟槽的上部；

12、制作形成ldmos区域的p型体区、位于所述p型体区一侧的n型漂移区和形成于n型漂移区中的n型阱区，制作形成sgt区域中的p型阱区，所述p型阱区位于所述栅沟槽上部周围的n-型外延层中；

13、制作形成ldmos区域和sgt区域的重掺杂区，制作形成ldmos区域的栅极结构，所述栅极结构的两端跨接在所述p型体区和位于所述n型漂移区中的浅沟槽隔离结构上。

14、可选地，所述n-型外延层中的n型杂质浓度小于n+型半导体层中的n型杂质浓度。

15、可选地，所述在ldmos区域制作形成隔离深沟槽和隔离浅沟槽，所述隔离深沟槽在所述ldmos区域从所述n-型外延层的上表面向下延伸依次穿过n-型外延层、半导体薄层、绝缘层后伸入n+型半导体层中，所述隔离浅沟槽形成于所述隔离深沟槽的顶端周围的步骤包括：

16、基于由光刻胶定义的隔离深沟槽图形，通过干法刻蚀工艺依次刻蚀所述隔离深沟槽图形位置处的n-型外延层、半导体薄层、绝缘层和n+型半导体层形成隔离深沟槽；所述隔离深沟槽的底端伸入所述n+型半导体层中；

17、基于由光刻胶定义的隔离浅沟槽图形，通过干法刻蚀工艺刻蚀所述隔离浅沟槽图形位置处的n-型外延层的表层形成隔离浅沟槽；

18、所述隔离浅沟槽图形位于所述隔离深沟槽图形的周围。

19、可选地，至少一道所述隔离深沟槽位于ldmos区域与sgt区域交界的位置处。

20、可选地，所述制作形成隔离氧化层，所述隔离氧化层填充满隔离浅沟槽、覆盖在隔离深沟槽的内表面上的步骤，包括：

21、通过热氧化工艺制作形成隔离氧化层，使得所述隔离氧化层填充满隔离浅沟槽、覆盖在隔离深沟槽的内表面上。

22、可选地，所述在sgt区域制作形成第二多晶硅，所述第二多晶硅填充所述栅沟槽的上部的步骤包括：

23、刻蚀所述隔离氧化层使得剩余的隔离氧化层覆盖在第一多晶硅上，所述栅沟槽的上部形成第二多晶硅填充空间；

24、通过热氧化工艺在所述第二多晶硅填充空间的侧壁上生长形成第二栅氧化层；

25、在带有所述第二栅氧化层的第二多晶硅填充空间中填充满第二多晶硅。

26、可选地，在完成所述步骤：在带有所述第二栅氧化层的第二多晶硅填充空间中填充满第二多晶硅后，还进行以下步骤：

27、通过化学机械研磨工艺平坦化sgt区域的表面。

28、可选地，在所述在带有隔离氧化层的隔离深沟槽中填充形成隔离多晶硅的步骤完成后，还进行以下步骤：

29、通过化学机械研磨工艺平坦化ldmos区域的表面。

30、可选地，在所述制作形成ldmos区域和sgt区域的重掺杂源极区和漏极区，制作形成ldmos区域的栅极结构，所述栅极结构的两端跨接所述p型体区和位于所述n型漂移区中的浅沟槽隔离结构的步骤完成后，还进行以下步骤：

31、在集成器件的正面制作金属互连层；

32、通过化学机械研磨工艺对所述集成器件背面的n+型半导体层进行减薄；

33、在所述n+型半导体层的背面制作形成sgt器件的漏极。

技术特征：

1.一种soi ldmos与sgt集成器件的制造方法，其特征在于，所述soi ldmos与sgt集成器件的制造方法包括以下步骤：

2.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，所述n-型外延层中的n型杂质浓度小于n+型半导体层中的n型杂质浓度。

3.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，所述在ldmos区域制作形成隔离深沟槽和隔离浅沟槽，所述隔离深沟槽在所述ldmos区域从所述n-型外延层的上表面向下延伸依次穿过n-型外延层、半导体薄层、绝缘层后伸入n+型半导体层中，所述隔离浅沟槽形成于所述隔离深沟槽的顶端周围的步骤包括：

4.如权利要求3所述的soi ldmos与sgt集成器件的制造方法，其特征在于，至少一道所述隔离深沟槽位于ldmos区域与sgt区域交界的位置处。

5.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，所述制作形成隔离氧化层，所述隔离氧化层填充满隔离浅沟槽、覆盖在隔离深沟槽的内表面上的步骤，包括：

6.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，所述在sgt区域制作形成第一多晶硅，所述第一多晶硅填充满所述隔离沟槽和填充所述栅沟槽的下部的步骤，包括：

7.如权利要求6所述的soi ldmos与sgt集成器件的制造方法，其特征在于，所述在sgt区域制作形成第二多晶硅，所述第二多晶硅填充所述栅沟槽的上部的步骤包括：

8.如权利要求6所述的soi ldmos与sgt集成器件的制造方法，其特征在于，在完成所述步骤：在带有所述第二栅氧化层的第二多晶硅填充空间中填充满第二多晶硅后，还进行以下步骤：

9.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，在所述在带有隔离氧化层的隔离深沟槽中填充形成隔离多晶硅的步骤完成后，还进行以下步骤：

10.如权利要求1所述的soi ldmos与sgt集成器件的制造方法，其特征在于，在所述制作形成ldmos区域和sgt区域的重掺杂源极区和漏极区，制作形成ldmos区域的栅极结构，所述栅极结构的两端跨接所述p型体区和位于所述n型漂移区中的浅沟槽隔离结构的步骤完成后，还进行以下步骤：

技术总结本申请涉及半导体集成电路制造技术领域，具体涉及一种SOI LDMOS与SGT集成器件的制造方法。供SOI衬底；刻蚀SGT区域位置处的半导体薄层和绝缘层露出N+型半导体层；通过掺杂外延工艺在外露的半导体薄层和所述N+型半导体层的上表面外延生长形成N‑型外延层；在LDMOS区域制作形成隔离深沟槽和隔离浅沟槽；制作形成隔离氧化层；在SGT区域刻蚀所述N‑型外延层制作形成栅沟槽和隔离沟槽；在SGT区域制作形成第一多晶硅；在SGT区域制作形成第二多晶；制作形成LDMOS区域的P型体区、N型漂移区和N型阱区，制作形成SGT区域中的P型阱区，所述P型阱区位于所述栅沟槽上部周围的N‑型外延层中；制作形成LDMOS区域和SGT区域的重掺杂区，制作形成LDMOS区域的栅极结构。技术研发人员：张祥,陈天,陈华伦,王黎,肖莉受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：技术公布日：2024/11/4