一种基于ALD技术的三维堆叠灵活读取的2T0CDRAM制造方法

本发明涉及计算机制造领域，尤其涉及一种基于ald技术的三维堆叠灵活读取的2t0c dram制造方法。

背景技术：

1、dram是现一类重要的易失性存储器硬件，是逻辑器件和非易失器件沟通的“桥梁”。在现有先进集成电路工艺制程中，以单晶体管-单电容(1t1c)为主要结构的dram尺寸已逼近相应工艺极限，为在小尺寸工艺制程中提高dram性能，基于各种新型材料薄膜晶体管制作的双晶体管(2t0c)dram不断开发出来，为提高dram性能提供解决方案。

2、一些非晶金属氧化物半导体具有高度均匀性覆盖性和较高迁移率，利用in或zn等元素的活跃的最外层电子提供载流子实现导电功能，并可通过调节金属元素的种类和比例调控能带结构和导电性。原子层沉积(ald)技术在低温下通过自吸附饱和化学反应原理，生长的金属氧化物薄膜能够覆盖高深宽比、小尺寸的微结构，可以通过ald子循环数配比调节组分，并借助半导体性能实现小尺寸器件的控制。

3、因此，本领域的技术人员致力于开发一种基于ald技术的三维堆叠灵活读取的2t0c dram制造方法。

技术实现思路

1、有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提高读取晶体管性能，实现灵活读取，提高集成度。

2、为实现上述目的，本发明提供了一种基于ald技术的三维堆叠灵活读取的2t0cdram制造方法，读晶体管三维堆叠。

3、进一步地，所述读晶体管双栅结构。

4、进一步地，所述读晶体管有两个栅极可引出布线。

5、进一步地，所述读晶体管通过双栅控制沟道开关。

6、进一步地，所述读晶体管背栅结构。

7、进一步地，在背栅基础上制作顶栅器件。

8、进一步地，写晶体管三维堆叠。

9、进一步地，所述写晶体管双栅结构。

10、进一步地，所述写晶体管背栅结构。

11、进一步地，所述写晶体管垂直沟道结构。

12、现有2t0c dram读取不灵活，引出电极结构单一，漏电流大。本发明设计了读取晶体管背栅或者双栅的灵活结构。双栅结构具有两个栅极控制读取晶体管，可灵活引出布线，通过双栅控制沟道开关可有效减小漏电流。背栅结构工艺简单，可提高工艺稳定性。

13、现有双栅读晶体管面积较大，读写晶体管位于同一平面，集成度低。本发明采用三维堆叠的读写晶体管几何布局，将读写晶体管分层三维堆叠于同一平面区域内。三维堆叠可有效减少器件所占面积，提高集成度。

14、双栅晶体管能够实现更优异的栅控能力，较单栅晶体管在漏电流、开关比等性能指标方面有提升，且多出一个电极可以与其他器件灵活连接，实现2t0c dram与其他电子器件的结合，拓宽应用范围。将2t0c dram读晶体管制作成平面双栅结构，既便于引线，又能提高读晶体管自身的栅控性能。

15、将具有平面双栅或背栅结构的读晶体管和垂直沟道结构的写晶体管实现三维堆叠，有助于进一步提高2t0c dram的存储性能，背栅工艺较双栅简单，有助于减少工艺复杂度，提高工艺稳定性。背栅基础上制作顶栅器件，能够提高读晶体管性能，实现灵活读取，并与其他器件更方便互联，拓宽2t0c dram应用范围。设计的工艺流程的灵活性兼顾了工艺可行性、电路实用性和器件基本性能，为2t0c dram的其他应用奠定基础。

16、本发明与现有技术相比较，具有如下显而易见的实质性特点和显著优点：

17、1.本发明可以灵活引出读取晶体管的布线，实现灵活读取，并且便于和非晶金属氧化物半导体其他性能结合，开拓光电存储和传感等领域应用。

18、2.本发明读写晶体管位于同一平面，便于按照工艺层引出布线，提高芯片面积利用率，提高集成度。

19、以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

技术特征：

1.一种基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，读晶体管三维堆叠。

2.如权利要求1所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述读晶体管双栅结构。

3.如权利要求2所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述读晶体管有两个栅极可引出布线。

4.如权利要求2所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述读晶体管通过双栅控制沟道开关。

5.如权利要求1所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述读晶体管背栅结构。

6.如权利要求5所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，在背栅基础上制作顶栅器件。

7.如权利要求1所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，写晶体管三维堆叠。

8.如权利要求7所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述写晶体管双栅结构。

9.如权利要求7所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述写晶体管背栅结构。

10.如权利要求7所述的基于ald技术的三维堆叠灵活读取的2t0c dram制造方法，其特征在于，所述写晶体管垂直沟道结构。

技术总结本发明公开了一种基于ALD技术的三维堆叠灵活读取的2T0C DRAM制造方法，涉及计算机制造领域。本发明采用三维堆叠的读写晶体管几何布局，设计读取晶体管背栅或者双栅的结构；背栅基础上制作顶栅和双栅结构器件，提高读晶体管性能，实现灵活读取，并与其他器件更方便互联。本发明提高了2T0C DRAM的存储性能，减少工艺复杂度，提高工艺稳定性；拓宽2T0C DRAM应用范围，为2T0C DRAM的其他应用奠定基础。技术研发人员：胡申,魏靖轩,李楠楠,季力,孙清清受保护的技术使用者：复旦大学技术研发日：技术公布日：2024/11/14