技术新讯 > 计算推算,计数设备的制造及其应用技术 > 存储系统、控制方法和芯片与流程  >  正文

存储系统、控制方法和芯片与流程

  • 国知局
  • 2024-11-19 09:45:16

本申请涉及数据存储,特别涉及一种存储系统、控制方法和芯片。

背景技术:

1、目前,通常会使用缓存来提高存储系统的性能。常见的缓存包括l1(一级缓存)、l2(二级缓存)、l3(三级缓存),用于提供不同层次的存储性能优化。然而,在存在多个处理核心的系统中,多核在同时访问内存时,由于多个访问互相交织,会导致在负载高时,超过队列和和缓存可优化范围,进而导致对内存的访问效率明显降低。

技术实现思路

1、本申请实施例提供了一种存储系统、控制方法和芯片,存储系统包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,可将第一存储空间作为末级缓存,用以提高对内存存储空间的访问效率。

2、第一方面,提供一种存储系统,包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,所述第一存储控制器和所述内存存储控制器连接所述总线,所述总线还连接多个处理核心,所述总线控制器用于:响应于模式切换指令,将所述第一存储控制器和所述内存存储控制器之间置为连通状态或断开状态;在将所述第一存储控制器和所述内存存储控制器之间置为连通状态的情况下,若从所述总线上收到至少一个所述处理核心对所述内存存储空间的访问请求,将所述访问请求发送到所述第一存储控制器,使所述第一存储控制器将所述第一存储空间作为末级缓存,实现对所述内存存储空间的访问。

3、第二方面,提供一种存储系统的控制方法,所述存储系统包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,所述第一存储控制器和所述内存存储控制器连接所述总线,所述总线还连接多个处理核心,所述方法包括:响应于模式切换指令,利用所述总线控制器将所述第一存储控制器和所述内存存储控制器之间置为连通状态或断开状态;在将所述第一存储控制器和所述内存存储控制器之间置为连通状态的情况下,若从所述总线上收到至少一个所述处理核心对所述内存存储空间的访问请求,利用所述总线控制器将所述访问请求发送到所述第一存储控制器,使所述第一存储控制器将所述第一存储空间作为末级缓存,实现对所述内存存储空间的访问。

4、第三方面,提供一种芯片,包括总线、与所述总线连接的多个处理核心和如第一方面所述的存储系统。

5、通过应用以上技术方案,存储系统包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,通过总线控制器将第一存储控制器和内存存储控制器之间置为连通状态,在从总线上收到至少一个处理核心对内存存储空间的访问请求时,将第一存储空间作为末级缓存,实现对内存存储空间的访问。由于可将第一存储空间设置为内存存储空间的末级缓存,通过第一存储空间接收多个处理核心对内存存储空间的访问请求,从而提升了对内存存储空间的访问效率。

技术特征:

1.一种存储系统,其特征在于,包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,所述第一存储控制器和所述内存存储控制器连接所述总线,所述总线还连接多个处理核心,所述总线控制器用于:

2.如权利要求1所述的存储系统,其特征在于,所述第一存储控制器通过第一通路连接所述总线,所述内存存储控制器通过第二通路连接所述总线,所述第一存储控制器通过第三通路连接所述内存存储控制器,所述第一通路、所述第二通路和所述第三通路连接所述总线控制器,所述模式切换指令为第一模式切换指令或第二模式切换指令,所述总线控制器具体用于:

3.如权利要求2所述的存储系统,其特征在于,所述总线控制器还用于:

4.如权利要求2所述的存储系统,其特征在于,所述总线控制器还用于:

5.如权利要求1所述的存储系统,其特征在于,所述第一存储控制器具体用于:

6.如权利要求1所述的存储系统,其特征在于,所述第一存储空间包括多个第一子区域,所述内存存储空间包括按预设粒度划分的多个第二子区域,各所述第一子区域分别对应不同的第二子区域,所述预设粒度包括所述内存存储空间的通道、颗粒、存储库和页表中的任一种。

7.如权利要求1所述的存储系统,其特征在于,所述总线控制器还用于:

8.如权利要求1-7任一项所述的存储系统,其特征在于,所述第一存储空间采用包括静态随机存取存储器、磁阻随机存取存储器、电阻式随机存取存储器中的任一种,所述内存存储空间采用包括动态随机存取存储器的易失性存储。

9.一种存储系统的控制方法,其特征在于,所述存储系统包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,所述第一存储控制器和所述内存存储控制器连接所述总线,所述总线还连接多个处理核心,所述方法包括:

10.一种芯片,其特征在于,包括总线、与所述总线连接的多个处理核心和如权利要求1-8任一项所述的存储系统。

技术总结本申请公开了一种存储系统、控制方法和芯片,该存储系统包括总线的总线控制器、设置有第一存储控制器的第一存储空间和设置有内存存储控制器的内存存储空间,通过总线控制器将第一存储控制器和内存存储控制器之间置为连通状态,在从总线上收到至少一个处理核心对内存存储空间的访问请求时,将第一存储空间作为末级缓存,实现对内存存储空间的访问。由于可将第一存储空间设置为内存存储空间的末级缓存,通过第一存储空间接收多个处理核心对内存存储空间的访问请求,从而提升了对内存存储空间的访问效率。技术研发人员:王宇受保护的技术使用者:北京芯驰半导体科技股份有限公司技术研发日:技术公布日:2024/11/14

本文地址:https://www.jishuxx.com/zhuanli/20241118/330074.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。