芯片间通信电路与方法、通信间隔时间确定电路与方法、芯片与流程

本公开涉及芯片间通信电路与方法、通信间隔时间确定电路与方法、芯片。

背景技术：

1、在芯片间通信时，不同芯片的时钟可能存在偏差，这有可能导致通信失败。期望一种能够有效在芯片间通信的电路或方法。

技术实现思路

1、根据本公开的一方面，提供了一种芯片间通信电路，包括：接收电路，用于接收数据帧；存储器，用于存储所接收的数据帧；计数器电路，用于确定接收数据帧所经过的接收帧持续时间；译码器电路，用于基于所述存储器中存储的待发送的数据量获得负反馈调节值；加法器电路，用于基于所述接收帧持续时间和所述负反馈调节值来确定间隔时间；以及发送电路，用于通过将所确定的间隔时间作为数据帧之间的发送间隔来发送数据帧。

2、根据本公开的另一方面，提供了一种用于芯片间通信的间隔时间确定电路，包括：计数器电路，用于获得接收数据帧所经过的接收帧持续时间；译码器电路，用于基于存储器中存储的待发送的数据量获得负反馈调节值；以及加法器电路，用于基于所述接收帧持续时间和所述负反馈调节值来确定间隔时间，所述间隔时间被用作数据帧之间的发送间隔。

3、根据本公开的又另一方面，提供了一种芯片，包括根据本公开的各个实施例所述的芯片间通信电路或者根据本公开的各个实施例所述的用于芯片间通信的间隔时间确定电路。

4、根据本公开的再另一方面，提供了一种芯片间通信方法，包括：接收数据帧；存储所接收的数据帧；确定接收数据帧所经过的接收帧持续时间；基于存储的待发送的数据量获得负反馈调节值；基于所述接收帧持续时间和所述负反馈调节值来确定间隔时间；以及通过将所确定的间隔时间作为数据帧之间的发送间隔来发送数据帧。

5、根据本公开的又一方面，提供了一种用于芯片间通信的间隔时间确定方法，包括：获得接收数据帧所经过的接收帧持续时间；基于存储器中存储的待发送的数据量获得负反馈调节值；以及基于所述接收帧持续时间和所述负反馈调节值来确定间隔时间，所述间隔时间被用作数据帧之间的发送间隔。

6、根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

技术特征：

1.一种芯片间通信电路，包括：

2.根据权利要求1所述的芯片间通信电路，其中，所述加法器电路还基于固有时间调节值来确定间隔时间，所述固有时间调节值基于数据帧的帧结构。

3.根据权利要求2所述的芯片间通信电路，所述固有时间调节值表示帧格式中定义的标准数据帧时间，并且其中，所述加法器电路用于从所述接收帧持续时间中减去所述固有时间调节值。

4.根据权利要求3所述的芯片间通信电路，其中，所述标准数据帧时间包括头部时间、有效数据时间和尾部时间。

5.根据权利要求1-4中任一项所述的芯片间通信电路，其中，所述译码器电路被配置为通过译码表来基于所述存储器中存储的待发送的数据量确定负反馈调节值。

6.根据权利要求1-4中任一项所述的芯片间通信电路，其中，所述译码器电路被配置为通过分段函数来基于所述存储器中存储的待发送的数据量确定负反馈调节值，所述分段函数用于表征：

7.根据权利要求6所述的芯片间通信电路，其中，所述固定值为0。

8.根据权利要求6所述的芯片间通信电路，其中，所述预定比例为50％。

9.根据权利要求1-4中任一项所述的芯片间通信电路，其中，所述存储器为先进先出fifo存储器。

10.根据权利要求1-4中任一项所述的芯片间通信电路，其中，所述计数器电路被配置成基于当前接收芯片的时钟，将接收单个数据帧的持续时长转换为时钟计数，作为所述接收帧持续时间。

11.根据权利要求1-4中任一项所述的芯片间通信电路，还包括：

12.根据权利要求1-4中任一项所述的芯片间通信电路，还包括：

13.一种用于芯片间通信的间隔时间确定电路，包括：

14.一种芯片，包括根据权利要求1-12中任一项所述的芯片间通信电路或者根据权利要求13所述的用于芯片间通信的间隔时间确定电路。

15.一种芯片间通信方法，包括：

16.一种用于芯片间通信的间隔时间确定方法，包括：

技术总结提供了芯片间通信电路与方法、通信间隔时间确定电路与方法、芯片。一种芯片间通信电路可以包括：接收电路，用于接收数据帧；存储器，用于存储所接收的数据帧；计数器电路，用于确定接收数据帧所经过的接收帧持续时间；译码器电路，用于基于所述存储器中存储的待发送的数据量获得负反馈调节值；加法器电路，用于基于所述接收帧持续时间和所述负反馈调节值来确定间隔时间；以及发送电路，用于通过将所确定的间隔时间作为数据帧之间的发送间隔来发送数据帧。技术研发人员：汤俊飞,郑忠华,马西飞受保护的技术使用者：思瑞浦微电子科技（上海）有限责任公司技术研发日：技术公布日：2024/11/18