一种电压调节电路、芯片及电子设备的制作方法

本技术涉及功率调节电路，尤其涉及一种电压调节电路、芯片及电子设备。

背景技术：

1、随着摩尔定律的不断发展，芯片小型化使得芯片的功耗密度越来越大。由于较大的功耗会导致芯片所在电子设备续航能力变差，还会使得产生的热量局部积累造成芯片速度变慢。同时，增加散热和封装的难度、成本。

2、通常芯片的功耗可以分为静态功耗和动态功耗两种。动态功耗是器件在充放电的工作状态下产生的功耗。一般来说，动态功耗占比比较大。因此如何降低芯片的动态功耗是一个值得研究的问题。

技术实现思路

1、本技术实施例提供一种电压调节电路、芯片及电子设备，通过减少第一晶体管单元和第二晶体管单元的短路功耗，达到减少芯片功耗的目的。

2、第一方面，本技术一实施例提供了一种电压调节电路，包括：输入单元、第一晶体管单元、第二晶体管单元和电压调节单元；所述第一晶体管单元分别与所述输入单元、所述第二晶体管单元、所述电压调节单元和外接电源连接，所述第二晶体管单元还分别与所述输入单元和所述电压调节单元连接；

3、所述电压调节单元，用于调节所述第一晶体管单元的第一阈值电压，以及调节所述第二晶体管单元的第二阈值电压，以使调节后的第一阈值电压和调节后的第二阈值电压的加和结果大于所述外接电源的电压；

4、所述第一晶体管单元，用于根据所述输入单元的输入电压、所述外接电源的电源电压和所述电压调节单元调节后的第一阈值电压，确定处于开通状态或关闭状态；

5、所述第二晶体管单元，用于根据所述输入单元的输入电压和所述电压调节单元调节后的第二阈值电压，确定处于开通状态或关闭状态。

6、相对于现有技术，本技术考虑到电路的动态功耗可以包括器件充放电所消耗的开关功耗和器件短路产生的短路功耗，通过设置第一晶体管单元和第二晶体管单元分别连接电压调节单元，利用电压调节单元分别调节第一晶体管单元的第一阈值电压和第二晶体管单元的第二阈值电压，使得调节后的第一阈值电压和调节后的第二阈值电压的加和大于外接电源的电压，且第一晶体管单元和第二晶体管单元各自根据调节后的阈值电压确定处于开闭状态，避免出现第一晶体管单元和第二晶体管单元短路导致的短路功耗，进而达到减少芯片功耗的目的。

7、一种可能的实施例中，所述电路还包括：输出单元；所述输出单元分别与所述第一晶体管单元、所述第二晶体管单元连接；

8、所述输出单元，用于根据所述输入单元的输入电压、所述第一晶体管单元的状态和所述第二晶体管单元的状态，确定输出结果。

9、本技术通过设置第一晶体管单元、第二晶体管单元分别与输出单元连接，在第一晶体管单元和第二晶体管单元各自根据调节后的阈值电压确定处于开闭状态后，可以准确确定输出单元的输出结果。

10、一种可能的实施例中，所述输入单元包括至少一个输入端，所述第一晶体管单元包括至少一个第一晶体管，所述第二晶体管单元包括至少一个第二晶体管；所述输入端的数量、所述第一晶体管的数量和所述第二晶体管的数量相同；每个第一晶体管分别连接对应的输入端，每个第二晶体管分别连接对应的输入端；同一个输入端连接一个第一晶体管和一个第二晶体管；

11、每个第一晶体管并联连接，每个第二晶体管串联连接；或者，每个第一晶体管串联连接，每个第二晶体管并联连接。

12、本技术通过设置输入单元、第一晶体管单元、第二晶体管单元各自包含的具体器件，以及器件之间的不同连接关系，可以得到不同功能的电压调节电路。例如，每个第一晶体管并联连接，每个第二晶体管串联连接得到的电压调节电路可以是多输入与非门，每个第一晶体管串联连接，每个第二晶体管并联连接得到的电压调节电路可以是多输入或非门。同时，可以准确调节第一晶体管单元的第一阈值电压和第二晶体管单元的第二阈值电压，进而达到减少芯片功耗的目的。

13、一种可能的实施例中，所述第一晶体管为p型金属氧化物半导体pmos晶体管，所述第二晶体管为n型金属氧化物半导体nmos晶体管。本技术通过设置第一晶体管和第二晶体管的具体器件，可以利用pmos晶体管和nmos晶体管准确调节第一晶体管单元的第一阈值电压和第二晶体管单元的第二阈值电压，进而达到减少芯片功耗的目的。

14、一种可能的实施例中，所述第一晶体管为p型金属氧化物半导体pmos晶体管，所述第二晶体管为n型金属氧化物半导体nmos晶体管，且每个第一晶体管并联连接，每个第二晶体管串联连接时，

15、每个pmos晶体管的源极分别连接所述外接电源，每个pmos晶体管的栅极分别连接对应的输入端，每个pmos晶体管的漏极分别连接第一nmos晶体管的漏极；每个nmos晶体管的栅极分别连接对应的输入端，所述至少一个nmos晶体管的源极和漏极依次串联连接，第二nmos晶体管的源极接地，所述第一nmos晶体管和所述第二nmos晶体管为串联连接的所述至少一个nmos晶体管的两端。

16、本技术通过设置第一晶体管和第二晶体管的具体器件，以及器件之间的具体连接关系，可以准确调节第一晶体管单元的第一阈值电压和第二晶体管单元的第二阈值电压，进而达到减少芯片功耗的目的。

17、一种可能的实施例中，所述第一晶体管为pmos晶体管，所述第二晶体管为nmos晶体管；且每个第一晶体管串联连接，每个第二晶体管并联连接时，

18、所述至少一个pmos晶体管的源极和漏极依次串联连接，第一pmos晶体管的源极连接所述外接电源，第二pmos晶体管的漏极连接每个nmos晶体管的漏极，所述第一pmos晶体管和所述第二pmos晶体管为串联连接的所述至少一个pmos晶体管的两端，每个pmos晶体管的栅极分别连接对应的输入端；每个nmos晶体管的源极分别接地，每个nmos晶体管的栅极分别连接对应的输入端。

19、本技术通过设置第一晶体管和第二晶体管的具体器件，以及器件之间的具体连接关系，可以准确调节第一晶体管单元的第一阈值电压和第二晶体管单元的第二阈值电压，进而达到减少芯片功耗的目的。

20、一种可能的实施例中，每个第一晶体管和每个第二晶体管各自的基底硅设置氧化物绝缘体，每个第一晶体管和每个第二晶体管均通过所述氧化物绝缘体与所述电压调节单元连接；

21、所述电压调节单元，具体用于通过调节每个所述氧化物绝缘体的体偏置电压，得到调节后的至少一个第一阈值电压和调节后的至少一个第二阈值电压。

22、本技术通过每个第一晶体管和每个第二晶体管各自的基底硅设置氧化物绝缘体，使得电压调节单元可以调节体偏置电压，实现器件阈值电压的调节，进而达到减少芯片功耗的目的。

23、一种可能的实施例中，每个第一晶体管和每个第二晶体管各自根据全耗尽型绝缘体上硅fdsoi工艺在基底硅设置所述氧化物绝缘体。

24、本技术通过设置第一晶体管和第二晶体管按照fdsoi工艺在基底硅设置氧化物绝缘体，可以使得电压调节单元通过调节每个晶体管衬底的电压，达到调节对应阈值电压的目的。

25、第二方面，本技术一实施例提供了一种芯片，包括：如第一方面及其任一设计的电压调节电路。

26、第三方面，本技术一实施例提供了一种电子设备，包括：电路板和如第二方面及其任一设计的芯片，所述芯片设置在所述电路板上。