芯片系统级测试装置的制作方法

本发明涉及芯片测试，特别涉及芯片系统级测试装置。

背景技术：

1、目前芯片测试常用的平台有ate(auto test equipment，自动测试设备)测试平台和slt(system level test，系统级测试)测试平台。ate测试是控制芯片进入测试模式，通过执行测试向量来测试芯片内部的逻辑链路是否符合设计。ate测试的优点是测试覆盖率高，缺点是测试开发周期长和测试成本高。slt测试是模拟芯片在终端的使用场景，通过运行这些模拟场景来实现对芯片功能的测试。slt测试平台因为不需要用到测试机，测试成本低，但是硬件电路设计复杂，测试资源有限，且测试覆盖率存在明显不足，无法进行os(open-short)开短路测试。

技术实现思路

1、本发明提供芯片系统级测试装置，其不仅能够有效简化slt测试的硬件电路结构，还能够实现os开短路测试，提高测试覆盖率。

2、在本发明的一个方面，提供一种芯片系统级测试装置。该装置包括：电源模块，被配置为基于测试指令对待测芯片进行供电，并且检测所述待测芯片的电源引脚的漏电流；开短路测试模块，被配置为基于所述测试指令向所述待测芯片的输入输出引脚发送驱动电平，以测试所述待测芯片的所述输入输出引脚的开路和短路；以及接口测试模块，被配置为基于所述测试指令向所述待测芯片的第一类型接口和第二类型接口分别发送接口测试数据，以测试所述待测芯片的所述第一类型接口和所述第二类型接口的接口信号，所述第一类型接口的传输速率大于所述第二类型接口的传输速率。

3、根据本发明，基于测试指令分别控制电源模块、开短路测试模块以及接口测试模块对待测芯片完成对应的测试内容。其中，电源模块基于测试指令对待测芯片进行供电，以检测待测芯片的电源引脚的漏电流。在供电后，由开短路测试模块发送驱动电平，测试输入输出引脚，从而实现开短路测试。同时，基于接口测试模块发送接口测试数据，以实现待测芯片的接口测试。以此方式，简化slt芯片测试的硬件电路结构，并且在装置中集成了开短路测试模块实现开短路测试，提高了slt测试的覆盖率。

技术特征：

1.一种芯片系统级测试装置，其特征在于，包括：

2.根据权利要求1所述的芯片系统级测试装置，其特征在于，所述接口测试模块被配置为基于所述测试指令并行地对所述待测芯片的所述第一类型接口和所述第二类型接口进行接口信号测试。

3.根据权利要求1所述的芯片系统级测试装置，其特征在于，还包括：

4.根据权利要求3所述的芯片系统级测试装置，其特征在于，所述通讯模块被配置为：

5.根据权利要求4所述的芯片系统级测试装置，其特征在于，所述电源模块被配置为：

6.根据权利要求1所述的芯片系统级测试装置，其特征在于，所述开短路测试模块包括：

7.根据权利要求6所述的芯片系统级测试装置，其特征在于，每一所述采样单元包括：

8.根据权利要求7所述的芯片系统级测试装置，其特征在于，所述测试单元被配置为：

9.根据权利要求4所述的芯片系统级测试装置，其特征在于，所述接口测试模块包括：

10.根据权利要求9所述的芯片系统级测试装置，其特征在于，所述专用接口板卡固化有多种专用接口类型的测试协议。

11.根据权利要求10所述的芯片系统级测试装置，其特征在于，所述专用接口板卡被配置为：

12.根据权利要求9所述的芯片系统级测试装置，其特征在于，所述通用接口板卡被配置为：

13.根据权利要求11所述的芯片系统级测试装置，其特征在于，所述专用接口板卡被配置为：

14.根据权利要求9所述的芯片系统级测试装置，其特征在于，所述通讯模块包括第一通讯端口、第二通讯端口以及第三通讯端口；

15.根据权利要求14所述的芯片系统级测试装置，其特征在于，所述第三通讯端口包括通用通讯端口、下载端口以及至少一个专用通讯端口；

技术总结本发明公开了芯片系统级测试装置。该装置包括：电源模块，被配置为基于测试指令对待测芯片进行供电，并且检测所述待测芯片的电源引脚的漏电流；开短路测试模块，被配置为基于所述测试指令向所述待测芯片的输入输出引脚发送驱动电平，以测试所述待测芯片的所述输入输出引脚的开路和短路；以及接口测试模块，被配置为基于所述测试指令向所述待测芯片的第一类型接口和第二类型接口分别发送接口测试数据，以测试所述待测芯片的所述第一类型接口和所述第二类型接口的接口信号，所述第一类型接口的传输速率大于所述第二类型接口的传输速率。本发明不仅有效简化芯片系统级测试的硬件电路结构，还能实现开短路测试，提高测试覆盖率。技术研发人员：林福珍,朱丽娟,薛志明受保护的技术使用者：瑞芯微电子股份有限公司技术研发日：技术公布日：2024/12/2