碳化硅半导体装置及其制造方法与流程

本公开涉及一种使用了碳化硅(sic)的sic半导体装置及其制造方法。

背景技术：

1、在专利文献1中公开有以下一种半导体装置：通过对六方单晶的碳化硅基板进行磷的离子注入来形成非晶层，并通过进行热处理来使非晶层进行再结晶为立方单晶的n型碳化硅，并在n型碳化硅的上表面蒸镀镍，由此形成电极。

2、在专利文献2中公开有以下一种半导体装置：在由4h-sic构成的n+型sic的第一主面上形成的n-型外延生长层内，具有n+型源极区、形成于n+型源极区内的n+型3c-sic区以及p+型电位固定区，与n+型3c-sic区及p+型电位固定区相接地形成阻挡金属膜，在阻挡金属膜上形成源极布线用电极。

3、现有技术文献

4、专利文献

5、专利文献1：日本特开2009-49198号公报

6、专利文献2：国际公开第2017/042963号

技术实现思路

1、发明要解决的问题

2、在沟槽栅型的sic半导体装置中，研讨用3c-sic构成源极区(主区)以与源极电极(主电极)欧姆接触。然而，3c-sic与4h-sic相比晶格缺陷多，并且表面的凹凸也大，因此有可能在栅极电极与源极区之间流动漏电流。

3、本公开鉴于上述问题，目的在于提供在沟槽栅型的sic半导体装置中主区能够与主电极欧姆接触、并且能够抑制栅极电极与主区之间的漏电流的sic半导体装置及其制造方法。

4、用于解决问题的方案

5、为了实现上述目的，本公开的一个方式的主旨在于提供一种sic半导体装置，具备：由碳化硅构成的第一导电型的漂移层；由碳化硅构成的第二导电型的基区，其设置于漂移层的上表面侧；由碳化硅构成的第一导电型的主区，其设置于基区的上表面侧；栅极绝缘膜，其设置于贯通主区和基区的沟槽的内侧；栅极电极，其隔着栅极绝缘膜埋入于沟槽的内侧；以及主电极，其与主区相接地设置，其中，主区具备：第一区，其下表面与基区相接；以及第二区，其与沟槽的内侧的栅极绝缘膜分离、且与主电极相接地设置于第一区的上部，第二区包括作为3c构造的3c-sic。

6、本公开的其它方式的主旨在于提供一种sic半导体装置的制造方法，包括以下工序：在由碳化硅构成的第一导电型的漂移层的上表面侧形成由碳化硅构成的第二导电型的基区；在基区的上表面侧形成由碳化硅构成的第一导电型的主区；挖出贯通主区和基区的沟槽；在沟槽的内侧形成栅极绝缘膜；隔着栅极绝缘膜在沟槽的内侧埋入栅极电极；以及形成与主区相接的主电极，其中，形成主区的工序包括：在基区的上部形成第一导电型的第一区；在第一区的上部以与沟槽的内侧的栅极绝缘膜分离、且与主电极相接的方式形成包括作为3c构造的3c-sic的第二区。

7、发明的效果

8、根据本公开，能够提供在沟槽栅型的sic半导体装置中主区能够与主电极欧姆接触、并且能够抑制栅极电极与主区之间的漏电流的sic半导体装置及其制造方法。

技术特征：

1.一种碳化硅半导体装置，具备：

2.根据权利要求1所述的碳化硅半导体装置，其特征在于，

3.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

4.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

5.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

6.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

7.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

8.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

9.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

10.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

11.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

12.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

13.根据权利要求12所述的碳化硅半导体装置，其特征在于，

14.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

15.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，

16.一种碳化硅半导体装置的制造方法，包括以下工序：

17.根据权利要求16所述的碳化硅半导体装置的制造方法，其特征在于，

18.根据权利要求17所述的碳化硅半导体装置的制造方法，其特征在于，

19.根据权利要求17或18所述的碳化硅半导体装置的制造方法，其特征在于，

20.根据权利要求16所述的碳化硅半导体装置的制造方法，其特征在于，还包括以下工序：

技术总结本公开提供一种碳化硅半导体装置及其制造方法，在沟槽栅型的碳化硅半导体装置中，能够抑制栅极电极与源极区之间的漏电流。具备：由碳化硅构成的第一导电型的漂移层；第二导电型的基区，其设置于漂移层的上表面侧；第一导电型的主区，其设置于基区的上表面侧；栅极电极，其隔着栅极绝缘膜埋入于沟槽的内侧；以及主电极，其与主区相接地设置，其中，主区具备：第一区，其下表面与基区相接；以及第二区，其与沟槽的内侧的栅极绝缘膜分离、且与主电极相接地设置于第一区的上部，第二区包括作为3C构造的3C‑SiC。技术研发人员：酒井善行受保护的技术使用者：富士电机株式会社技术研发日：技术公布日：2024/7/29