碳化硅半导体装置及碳化硅半导体装置的制造方法与流程

本公开涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。

背景技术：

1、已知：如果在由碳化硅(sic)构成的pn二极管使正向电流、即双极电流持续流过，在sic的晶体中产生层叠缺陷，pn二极管高电阻化这样的问题。认为其原因在于，由于在pn二极管注入的少数载流子与多数载流子的复合能，以作为面缺陷的层叠缺陷存在于sic基板的基底面位错等为起点而进行扩张，扩张的层叠缺陷阻碍电流的流动。如果由于这样的层叠缺陷的扩张而pn二极管的电阻增大，则存在引起pn二极管的可靠性的降低的问题。

2、就同样的电阻的增大、进而正向电压的增加而言，在sic的纵型mosfet(metaloxide semiconductor field effect trans is tor)中也同样地发生。就纵型mosfet而言，在源极-漏极间具有寄生pn二极管(体二极管)，如果在该体二极管中正向电流流动，则有时在纵型mosfet中也引起与pn二极管同样的可靠性的降低。因此，在将sic-mosfet的体二极管作为mosfet的回流二极管来使用的情况下，有时发生mosfet特性的降低。

3、作为解决上述的向寄生pn二极管的正向电流通电所导致的可靠性上的问题的方法，提出各种技术。例如，在非专利文献1中，提出将从sic基板向外延生长层所承继的基底面位错转换为贯通刃状位错、抑制层叠缺陷的扩张的sic外延生长方法。

4、另外，例如，在非专利文献2中，提出如下方法：用在sic基板上形成的高杂质浓度的缓冲层来促进空穴与电子的复合，减少到达sic基板的空穴，由此抑制从存在于sic基板的基底面位错产生层叠缺陷。

5、另外，例如，在专利文献1中，提出在s ic基板隔开一定的距离间隔来离子注入后进行恢复退火。根据这样的方法，使存在于离子注入部的基底面位错退缩到s ic基板内部，同时，就非离子注入部的基底面位错而言，由于来自离子注入部的应力而使基底面位错退缩到基板内部，因此可抑制通电劣化。

6、另外，例如，在专利文献2中，提出如下技术：通过在s ic基板的表面整个面隔开一定的距离间隔进行离子注入，使晶体结构崩溃，用热处理来使结晶恢复，由此在sic基板内部将基底面位错转换为刃状位错。

7、予以说明，在非专利文献3中，公开由室温下的4h-s ic的杂质浓度与电阻率的关系。

8、现有技术文献

9、专利文献

10、专利文献1：国际公开第2015/189929号

11、专利文献2：日本特开2019-140186号公报

12、非专利文献

13、非专利文献1：t.ohno等5人、“influence of growth condi t ions on basa lplane di s locat ion in 4h-sic epi taxia l layer”、journa l of crys ta lgrowth、2004、第207卷

14、非专利文献2：t.tawara等13人、“shor t minor i ty carr ier l ifet imes inhighly ni trogen-doped 4h-sic epi layers for suppres s ion of the s tackingfaul t format ion in pin diodes”、journa l of appl ied phys ics、2016、第120卷、第115101页

15、非专利文献3：tsunenobu kimoto等1人、“fundamenta ls of s i l iconcarbide technology：growth，character izat ion，devices and appl icat ions”，2014

技术实现思路

1、发明要解决的课题

2、根据非专利文献1、2中公开的技术，可在某种程度上抑制sic-mosfet的特性的降低。但是，为了对体二极管施加大电流，需要形成厚的缓冲层，因此存在生产率成本增加的问题。另外，如果将高浓度的杂质引入到缓冲层，则制造波动变大，因此存在生产率下降的问题。

3、在专利文献1中公开的技术中，由于在pn结部形成复合中心，因此体二极管的特性显著地降低，存在在体二极管不再使大电流流过的问题。在专利文献2中公开的技术中，在电流路径的大部分进行离子注入，因此离子注入区域成为电阻，存在体二极管及mosfet的特性降低的问题。

4、因此，本公开鉴于上述的问题而完成，目的在于提供可不损害碳化硅半导体装置的生产率地提高碳化硅半导体装置的可靠性的技术。

5、用于解决课题的手段

6、本公开涉及的碳化硅半导体装置包括：半导体结构，其包含第一导电型的碳化硅基板、在上述碳化硅基板上设置的第一导电型的缓冲层、和在上述缓冲层上设置的第一导电型的漂移层；源极焊盘；栅绝缘膜；和栅极，在上述半导体结构中，规定有：活性区域；和沿着上述活性区域的外周与上述活性区域连接的终端区域，上述半导体结构的上述活性区域包含：在上述漂移层的上部选择性地设置、与上述源极焊盘电连接的第一导电型的源区域；和将上述源区域与上述漂移层隔离、利用上述栅绝缘膜与上述栅极绝缘的第二导电型的第一阱区域，上述半导体结构的上述终端区域包含：在上述漂移层的上部设置的第二导电型的第二阱区域；和在上述第二阱区域的外侧设置的第二导电型的jte区域，上述碳化硅基板包含在上述终端区域设置、或者在上述终端区域和上述活性区域中与上述终端区域相接的部分设置、与上述缓冲层相接的高电阻区域，上述高电阻区域的电阻比上述碳化硅基板的上述高电阻区域以外的区域即剩余的区域的电阻高。

7、发明的效果

8、根据本公开，碳化硅基板包含：在终端区域设置、或者在终端区域和活性区域中与终端区域相接的部分设置、与缓冲层相接的高电阻区域。根据这样的构成，能够不损害碳化硅半导体装置的生产率地提高碳化硅半导体装置的可靠性。

9、本公开的目的、特征、方面及优点通过以下的详细的说明和附图将变得更加显而易见。

技术特征：

1.一种碳化硅半导体装置，具备：

2.根据权利要求1所述的碳化硅半导体装置，其中，

3.根据权利要求1或2所述的碳化硅半导体装置，其中，

4.根据权利要求1至3中任一项所述的碳化硅半导体装置，其中，

5.根据权利要求1至4中任一项所述的碳化硅半导体装置，其中，

6.根据权利要求1至5中任一项所述的碳化硅半导体装置，其中，

7.一种碳化硅半导体装置的制造方法，是权利要求1至6中任一项所述的碳化硅半导体装置的制造方法，其中，

8.根据权利要求7所述的碳化硅半导体装置的制造方法，其中，所述离子为第二导电型的杂质。

9.根据权利要求7或8所述的碳化硅半导体装置的制造方法，其中，所述离子为钒离子。

技术总结目的在于提供可不损害碳化硅半导体装置的生产率地提高碳化硅半导体装置的可靠性的技术。在半导体结构中，规定有：活性区域、和沿着活性区域的外周与活性区域连接的终端区域，碳化硅基板包含：在终端区域设置、或者在终端区域和活性区域中与终端区域相接的部分设置、与缓冲层相接的高电阻区域，高电阻区域的电阻比碳化硅基板的高电阻区域以外的区域即剩余的区域的电阻高。技术研发人员：川畑直之受保护的技术使用者：三菱电机株式会社技术研发日：技术公布日：2024/7/29