半导体封装方法、半导体组件及电子设备与流程

本公开涉及半导体封装，尤其涉及一种半导体封装方法、半导体组件及电子设备。

背景技术：

1、随着集成电路工艺技术的发展，3d和2.5d系统级封装(systemin package，sip)和硅通孔(through-silicon via，tsv)技术日益成熟，为研制高带宽、大容量的存储器产品提供了基础。针对内存高带宽、大容量、低功耗的需求，国际电子元件工业联合会(jointelectron devices engineering council，jedec)先后制定了5代系列版本的高带宽存储记忆体(high bandwidth memory，hbm)标准，分别为hbm1、hbm2、hbm2e、hbm3和hbm3e，hbm3e的芯片单个引脚速率达到9.6gb/s，实现单个芯片1229gb/s的总带宽，支持16层堆栈，单个芯片最大存储容量达到64gb，为新一代高带宽内存确定了发展方向。

2、相关技术中，hbm通过硅通孔和微凸块技术将3d垂直堆叠的动态随机存取存储记忆体(dynamic random access memory，dram)芯片相互连接，形成立体的芯片堆栈，并采用面对面键合(face-to-face bonding)方式，将hbm直接叠层设置在系统级芯片(system onchip，soc)的上方，该方式需要在soc中开设tsv，hbm通过tsv与外部器件的电连接，导致工艺成本增加，同时开设tsv还会降低soc的性能。

技术实现思路

1、为了解决上述技术问题，本公开提供了一种半导体封装方法、半导体组件及电子设备。

2、第一方面，本公开提供了一种半导体封装方法，包括：

3、提供第一载板，并于所述第一载板的一侧形成第一互连结构；以及，

4、提供附接至硅基板的驱动层，并于驱动层背离所述硅基板的一侧形成第二互连结构；所述第二互连结构与所述驱动层电连接；

5、将所述第一互连结构附接至所述第二互连结构；所述第一互连结构与第二互连结构电连接；

6、去除所述硅基板，暴露出所述驱动层背离所述第二互连结构的一侧；

7、于所述驱动层背离所述第二互连结构的一侧形成第三互连结构；所述第三互连结构与所述驱动层电连接；

8、提供第二载板，并将第二载板附接至所述第三互连结构；

9、去除所述第一载板，暴露出所述第一互连结构；

10、提供半导体器件，并将所述半导体器件附接至所述第一互连结构。

11、可选地，所述半导体封装方法还包括：

12、于所述第一互连结构朝向所述半导体器件的一侧形成塑封层；所述塑封层包裹所述半导体器件以及覆盖所述第一互连结构未被所述半导体器件占据的表面；

13、减薄所述塑封层，直至所述塑封层背离所述第一互连结构的一侧表面暴露出所述半导体器件。

14、可选地，所述减薄所述塑封层，直至所述塑封层背离所述第一互连结构的一侧表面暴露出所述半导体器件之后，所述半导体封装方法还包括：

15、去除所述第二载板，暴露出所述第三互连结构背离所述驱动层的一侧；

16、于所述第三互连结构离所述驱动层的一侧形成第一连接端子。

17、可选地，所述于所述第三互连结构离所述驱动层的一侧形成第一连接端子之后，所述半导体封装方法还包括：

18、提供基板，并将基板附接至所述第一连接端子。

19、可选地，所述将基板附接至所述连接端子之后，所述半导体封装方法还包括：

20、于所述基板背离所述连接端子的一侧形成外连接端子。

21、可选地，所述驱动层包括晶体管和电源线路。

22、可选地，所述半导体器件包括高带宽存储记忆体芯片。

23、第二方面，本公开还提供了一种半导体组件，所述半导体组件是通过上述人一种半导体封装方法进行封装的。

24、第三方面，本公开还提供了一种电子设备，包括：上述半导体组件。

25、本公开提供的技术方案与现有技术相比具有如下优点：

26、本公开提供的半导体封装方法、半导体组件及电子设备，本公开实施例提供了一种半导体封装方法、半导体组件及电子设备，该半导体封装方法包括：提供第一载板，并于第一载板的一侧形成第一互连结构；以及，提供附接至硅基板的驱动层，并于驱动层背离硅基板的一侧形成第二互连结构；第二互连结构与驱动层电连接；将第一互连结构附接至第二互连结构；第一互连结构与第二互连结构电连接；去除硅基板，暴露出驱动层背离第二互连结构的一侧；于驱动层背离第二互连结构的一侧形成第三互连结构；第三互连结构与驱动层电连接；提供第二载板，并将第二载板附接至第三互连结构；去除第一载板，暴露出第一互连结构；提供半导体器件，并将半导体器件附接至第一互连结构。由此，该半导体封装方法采用背面供电传输(backside power delivery，bspd)方式，第一互连结构/第二互连结构与第三互连结构分别位于驱动层的两侧，驱动层通过第一互连结构和第二互连结构向半导体器件传输驱动信号，驱动层与第三互连结构电连接，第三互连结构用于向驱动层传输电压，在一定程度上减小了互连结构的尺寸规模，有利于降低成本，以及改善压降和延时时间等问题；同时，与逐层制备的方式相比，本公开实施例中第一互连结构和第二互连结构同时制备，然后将二者电连接，缩短了封装时长，有利于提高生产效率。

技术特征：

1.一种半导体封装方法，其特征在于，包括：

2.根据权利要求1所述的半导体封装方法，其特征在于，还包括：

3.根据权利要求2所述的半导体封装方法，其特征在于，所述减薄所述塑封层，直至所述塑封层背离所述第一互连结构的一侧表面暴露出所述半导体器件之后，所述半导体封装方法还包括：

4.根据权利要求3所述的半导体封装方法，其特征在于，所述于所述第三互连结构离所述驱动层的一侧形成第一连接端子之后，所述半导体封装方法还包括：

5.根据权利要求4所述的半导体封装方法，其特征在于，所述将基板附接至所述连接端子之后，所述半导体封装方法还包括：

6.根据权利要求1所述的半导体封装方法，其特征在于，所述驱动层包括晶体管和电源线路。

7.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体器件包括高带宽存储记忆体芯片。

8.一种半导体组件，其特征在于，所述半导体组件是通过如权利要求1-7任一项所述的半导体封装方法进行封装的。

9.一种电子设备，其特征在于，包括：如权利要求8所述的半导体组件。

技术总结本公开涉及半导体封装技术领域的半导体封装方法、半导体组件及电子设备，该半导体封装方法采用背面供电传输方式，第一互连结构/第二互连结构与第三互连结构分别位于驱动层的两侧，驱动层通过第一互连结构和第二互连结构向半导体器件传输驱动信号，驱动层与第三互连结构电连接，第三互连结构用于向驱动层传输电压，在一定程度上减小了互连结构的尺寸规模，有利于降低成本，以及改善压降和延时时间等问题；同时，与逐层制备的方式相比，本公开实施例中第一互连结构和第二互连结构同时制备，然后将二者电连接，缩短了封装时长，有利于提高生产效率。技术研发人员：黎明受保护的技术使用者：上海易卜半导体有限公司技术研发日：技术公布日：2024/7/29