锁存器性能检测方法、装置及电子设备与流程

本公开实施例涉及半导体，尤其涉及一种锁存器性能检测方法、装置及电子设备。

背景技术：

1、锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

2、在进行锁存器的设计和使用时，锁存器的驱动端与锁存端之间的电阻值越大，驱动能力会越弱，由此会导致锁存器处在亚稳定状态。

3、其中，锁存器处在亚稳定状态下时，无法判断出锁存器的输出状态是“1”还是“0”，这种未知的状态，使得锁存器相关的电路内部状态不够稳定，无法实现锁存功能，从而影响电路的性能。

技术实现思路

1、本公开实施例提供了一种锁存器性能检测方法、装置及电子设备，可以准确检测出锁存器是否处于亚稳定状态，有助于提升电路的性能。

2、第一方面，本公开实施例提供了一种锁存器性能检测方法，包括：

3、提取待测锁存器的电路结构信息，所述锁存器包括传输门和锁存单元，所述传输门的输出端和所述锁存单元的输入端耦接，所述传输门的输入端与所述锁存器对应的驱动单元的输出端耦接；

4、根据所述电路结构信息确定所述锁存器的等效电阻的阻值，所述等效电阻的第一端为所述驱动单元的输出端，所述等效电阻的第二端为所述锁存单元的输入端；

5、根据所述等效电阻的阻值，确定所述锁存器的锁存性能。

6、在一种可行的实施方式中，根据所述电路结构信息确定所述锁存器的等效电阻的阻值，包括：

7、根据所述电路结构信息，建立仿真电路，所述仿真电路包括所述驱动单元的输出端与所述锁存单元的输入端之间的寄生半导体器件；

8、对所述仿真电路进行测试，确定所述等效电阻的阻值。

9、在一种可行的实施方式中，根据所述电路结构信息，建立仿真电路，包括：

10、接收第一文件，所述第一文件中包括寄生半导体器件的寄生参数信息和连接信息；

11、根据所述电路结构信息与所述第一文件，建立所述仿真电路。

12、在一种可行的实施方式中，所述仿真电路中包括所述传输门。

13、在一种可行的实施方式中，对所述仿真电路进行测试，确定所述等效电阻的阻值，包括：

14、在所述驱动单元的输出端施加工作电压，在所述锁存单元的输入端测量工作电流，确定所述等效电阻的阻值。

15、在一种可行的实施方式中，所述根据所述等效电阻的阻值，确定所述锁存器的锁存能力，包括：

16、确定所述驱动单元对应的电阻阈值；

17、判断所述等效电阻的阻值是否大于所述电阻阈值，若所述等效电阻的阻值大于所述电阻阈值，则确定所述锁存器处于亚稳定状态。

18、在一种可行的实施方式中，所述确定所述驱动单元对应的电阻阈值，包括：

19、接收第二文件，所述第二文件包括所述驱动单元对应的电阻阈值。

20、在一种可行的实施方式中，所述驱动单元包括反相器，所述反相器包括nmos管和pmos管，所述驱动单元的输出端为所述nmos管和pmos管共接的漏极端口。

21、在一种可行的实施方式中，所述提取待测锁存器的电路结构信息之前，还包括：

22、接收第三文件，所述第三文件中包括多个待测锁存器的电路结构信息；

23、所述提取待测锁存器的电路结构信息，包括：

24、提取所述第三文件中所有待测锁存器的电路结构信息。

25、第二方面，本公开实施例提供了一种锁存器性能检测装置，包括：

26、提取模块，用于提取待测锁存器的电路结构信息，所述锁存器包括传输门和锁存单元，所述传输门的输出端和所述锁存单元的输入端耦接，所述传输门的输入端与所述锁存器对应的驱动单元的输出端耦接；

27、测试模块，用于根据所述电路结构信息确定所述锁存器的等效电阻的阻值，所述等效电阻的第一端为所述驱动单元的输出端，所述等效电阻的第二端为所述锁存单元的输入端；

28、判断模块，用于根据所述等效电阻的阻值，确定所述锁存器的锁存性能。

29、在一种可行的实施方式中，所述测试模块具体用于：

30、根据所述电路结构信息，建立仿真电路，所述仿真电路包括所述驱动单元的输出端与所述锁存单元的输入端之间的寄生半导体器件；

31、对所述仿真电路进行测试，确定所述等效电阻的阻值。

32、在一种可行的实施方式中，所述测试模块具体用于：

33、接收第一文件，所述第一文件中包括寄生半导体器件的寄生参数信息和连接信息；

34、根据所述电路结构信息与所述第一文件，建立所述仿真电路。

35、在一种可行的实施方式中，所述仿真电路中包括所述传输门。

36、在一种可行的实施方式中，所述测试模块具体用于：

37、在所述驱动单元的输出端施加工作电压，在所述锁存单元的输入端测量工作电流，确定所述等效电阻的阻值。

38、在一种可行的实施方式中，所述判断模块具体用于：

39、确定所述驱动单元对应的电阻阈值；

40、判断所述等效电阻的阻值是否大于所述电阻阈值，若所述等效电阻的阻值大于所述电阻阈值，则确定所述锁存器处于亚稳定状态。

41、在一种可行的实施方式中，所述判断模块具体用于：

42、接收第二文件，所述第二文件包括所述驱动单元对应的电阻阈值。

43、在一种可行的实施方式中，所述驱动单元包括反相器，所述反相器包括nmos管和pmos管，所述驱动单元的输出端为所述nmos管和pmos管共接的漏极端口。

44、在一种可行的实施方式中，所述提取模块还用于：

45、接收第三文件，所述第三文件中包括多个待测锁存器的电路结构信息；

46、提取所述第三文件中所有待测锁存器的电路结构信息。

47、第三方面，本公开实施例提供了一种电子设备，包括：至少一个处理器和存储器；

48、所述存储器存储计算机执行指令；

49、所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如第一方面提供的锁存器性能检测方法。

50、本公开实施例提供的锁存器性能检测方法、装置及电子设备，包括：通过提取待测锁存器的电路结构信息，来确定锁存器的等效电阻的阻值，由于该等效电阻的阻值能够准确表示出锁存器的驱动端与锁存端之间的电阻值，因此，根据上述等效电阻的阻值，可以准确判断出待测锁存器是否处于亚稳定状态，从而提升电路的性能。

技术特征：

1.一种锁存器性能检测方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，根据所述电路结构信息确定所述锁存器的等效电阻的阻值，包括：

3.根据权利要求2所述的方法，其特征在于，根据所述电路结构信息，建立仿真电路，包括：

4.根据权利要求2所述的方法，其特征在于，所述仿真电路中包括所述传输门。

5.根据权利要求4所述的方法，其特征在于，对所述仿真电路进行测试，确定所述等效电阻的阻值，包括：

6.根据权利要求1所述的方法，其特征在于，所述根据所述等效电阻的阻值，确定所述锁存器的锁存能力，包括：

7.根据权利要求6所述的方法，其特征在于，所述确定所述驱动单元对应的电阻阈值，包括：

8.根据权利要求1所述的方法，其特征在于，所述驱动单元包括反相器，所述反相器包括nmos管和pmos管，所述驱动单元的输出端为所述nmos管和pmos管共接的漏极端口。

9.根据权利要求1所述的方法，其特征在于，所述提取待测锁存器的电路结构信息之前，还包括：

10.一种锁存器性能检测装置，其特征在于，包括：

11.根据权利要求10所述的装置，其特征在于，所述测试模块具体用于：

12.根据权利要求11所述的装置，其特征在于，所述测试模块具体用于：

13.根据权利要求11所述的装置，其特征在于，所述仿真电路中包括所述传输门。

14.根据权利要求13所述的装置，其特征在于，所述测试模块具体用于：

15.根据权利要求10所述的装置，其特征在于，所述判断模块具体用于：

16.根据权利要求15所述的装置，其特征在于，所述判断模块具体用于：

17.根据权利要求10所述的装置，其特征在于，所述驱动单元包括反相器，所述反相器包括nmos管和pmos管，所述驱动单元的输出端为所述nmos管和pmos管共接的漏极端口。

18.根据权利要求10所述的装置，其特征在于，所述提取模块还用于：

19.一种电子设备，其特征在于，包括：至少一个处理器和存储器；

技术总结本公开实施例提供了一种锁存器性能检测方法、装置及电子设备，涉及半导体技术领域，包括：提取待测锁存器的电路结构信息，该锁存器包括传输门和锁存单元，上述传输门的输出端和上述锁存单元的输入端耦接，输入端与锁存器对应的驱动单元的输出端耦接；根据上述电路结构信息确定锁存器的等效电阻的阻值，该等效电阻的第一端为驱动单元的输出端，第二端为所述锁存单元的输入端；根据等效电阻的阻值，确定上述锁存器的锁存性能。本公开实施例可以准确检测出锁存器是否处于亚稳定状态，有助于提升电路的性能。技术研发人员：杜涛,李韶受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/16