参考电路及其偏置方法与流程

本发明涉及半导体集成电路，特别是涉及一种参考电路；本发明还涉及一种参考电路的偏置方法。

背景技术：

1、如图1所示，是现有存储器的存储单元101的电路结构示意图；如图2所示，是现有存储器的存储单元101的剖面结构示意图；现有存储器如闪存包括多个存储单元101，由多个所述存储单元101排列形成存储器的阵列结构。

2、各所述存储单元101都采用分离栅浮栅器件。

3、如图2所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。

4、所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。

5、所述分离栅浮栅器件为n型器件，所述第一源漏区205a和所述第二源漏区205b都由n+区组成。

6、p型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于p型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述p型半导体衬底201组成或者进一步在所述p型半导体衬底201上进行掺杂形成。

7、所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线bl1。

8、所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线bl0。

9、各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。

10、各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。

11、所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线wl。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用cg0和cg1表示，第一栅极结构102a的所述控制栅105连接到控制栅线cg0，第一栅极结构102b的所述控制栅105连接到控制栅线cg1。

12、对所述存储单元101的操作包括：擦除(erase)、编程(program)和读(read)，以图1中的所述第一栅极结构102a中的所述浮栅104所对应的存储位‘a’为例，3种操作电压请参考表一所示：

13、表一

14、

15、表一中，erase表示擦除，prog表示编程即写，read表示读，idp表示位线编程电流，isense表示感测电流即读取电流。cg0表示第一栅极结构102a的所述控制栅105的电压，wl表示第二栅极结构103的字线栅106的电压，cg1表示第一栅极结构102b的所述控制栅105的电压，bl0表示位线bl0的电压，bl1表示位线bl1的信号。

16、可以看出，在擦除时，cg0和cg1都是-7v，wl为8v，bl0和bl1都是0v，这样，在cg0和wl的较大电压差的作用下实现对存储位‘a’的擦除；通常，cg1和wl的电压作用下，还会对所述第一栅极结构102b中的所述浮栅104所对应的存储位进行擦除。

17、编程即写入时，wl为1.5v和cg1位5v，分别能使所述第二栅极结构103和所述第一栅极结构102b所控制的沟道导通，cg0为8v，bl0为5v以及bl1加编程电流idp，这样，编程电流idp会通过所述第一栅极结构102b和所述第二栅极结构103所控制的沟道向bl0流动，在bl0的5v电压作用下会形成热载流子，热载流子在cg0的8v的高压作用下会注入到存储位‘a’对应的所述浮栅104中。

18、读取时，cg0为0v，这样，cg0对应的所述第一栅极结构102a的沟道将完全由存储位‘a’的状态确定，wl的3.5v电压以及cg1的5v电压所述第二栅极结构103和所述第一栅极结构102b所控制的沟道导通，bl0为0v即接地，bl1则能读出读取电流即isense。在灵敏放大器中，读取电流isense会作为存储单元电流，灵敏放大器会将isense和参考电流进行比较，来实现对数据的读取。

19、参考电流需要采用参考电路实现，现有参考电路采用和存储单元101相同结构的参考单元。但是，参考单元的也同样能实现擦除，编程和读取操作，相应的信号设置也能和表一一致。

20、现有参考电路中，参考单元通常采用“10”状态作为提供参考电流的状态，例如，图1中的所述第一栅极结构102a的浮栅存储信号为“1”以及所述第一栅极结构102b的浮栅存储位为‘0’。

21、在读取过程中，所述参考单元会导通并提供参考电流供存储单元读取，但是现有参考单元所提供的参考电流仅具有负温度系数，这样对编程窗口(program window)不利。例如，编程时，存储阵列上的各存储单元的阈值电压并不会完全相同，而是处于一定的范围，如位于最小阈值电压以及最大阈值电压之间，对应的存储单元的单元电流也会在最小单元电流和最大单元电流之间的变化。由于读取是通过参考电流和单元电流进行比较实现的，当单元电流的温度系数和参考电流的温度系数不一致时，显然会使所能读取的最小单元电流和最大单元电流的范围变小，从而对增加编程窗口不利。

技术实现思路

1、本发明是提供一种参考电路，能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。为此，本发明还提供一种参考电路的偏置方法。

2、本发明提供的参考电路包括：参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。

3、所述参考单元用于提供第一参考电流。

4、在提供所述第一参考电流时，所述参考单元的各所述第一栅极结构的所述浮栅都处于编程状态，各所述控制栅都连接在一起并连接第一控制栅电压。

5、利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。

6、进一步的改进是，所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。

7、进一步的改进是，根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。

8、进一步的改进是，所述参考单元的结构和所述存储单元的结构相同。

9、所述存储单元的各所述控制栅独立连接对应的控制栅电压。

10、进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。

11、进一步的改进是，所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中。

12、所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。

13、所述第一电流路径上设置有所述参考单元。

14、所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流。

15、在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流。

16、所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。

17、进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；

18、所述第二栅极结构由字线栅介质层和字线栅叠加而成。

19、进一步的改进是，所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。

20、为解决上述技术问题，本发明提供的参考电路的偏置方法中，参考电路包括参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；所述参考单元用于提供第一参考电流，得到所述第一参考电流的偏置方法包括如下步骤：

21、将各所述控制栅都连接在一起。

22、对所述参考单元进行编程，以将所述参考单元的各所述第一栅极结构的所述浮栅都设置为编程状态。

23、将各所述控制栅连接到第一控制栅电压，利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。

24、进一步的改进是，所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。

25、进一步的改进是，根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。

26、进一步的改进是，所述参考单元的结构和所述存储单元的结构相同；

27、所述存储单元的各所述控制栅独立连接对应的控制栅电压。

28、进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。

29、进一步的改进是，所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中。

30、所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。

31、所述第一电流路径上设置有所述参考单元。

32、所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流。

33、在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流。

34、所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。

35、进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。

36、所述第二栅极结构由字线栅介质层和字线栅叠加而成。

37、进一步的改进是，所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。

38、本发明参考电路中采用分离栅浮栅器件作为参考单元，参考单元的各第一栅极结构的浮栅都设置为编程状态，各第一栅极结构的控制栅都连接在一起并连接第一控制栅电压，在第一栅极结构的浮栅为编程状态以及各控制栅都连接在一起的条件下，第一控制栅电压不同时，参考单元的电流即第一参考电流的温度系数也不同，故能通过设置第一控制栅电压的大小来设置第一参考电流的温度系数，实现第一参考电流的温度系数可调，故本发明能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。而且，本发明还能实现从正温度系数到负温度系数的调节，从而能进一步增加存储器的编程窗口。