测试电路检查方法、测试平台、存储介质和测试系统与流程

本公开涉及半导体存储器，尤其涉及一种测试电路检查方法、测试平台、存储介质和测试系统。

背景技术：

1、电子设备中存在很多测试电路，在不同的测试模式下能够提供电路边界扫描、内部参数输出、内部功能切换、局部电路时序调整等功能。具体地，这些测试电路由大量的地址锁存器进行控制，在不同的测试模式下，需要经由不同的地址锁存器开启相应的电路部分进行测试，另外，同一地址锁存器的输出引脚也对应不同的测试模式。换句话说，针对特定的测试模式，需要通过特定的地址锁存器的特定引脚来开启。然而，由于地址锁存器的数量较多，经常出现地址锁存器配置错误的问题，影响测试功能的正常使用。

技术实现思路

1、本公开提供了一种电路检查方法、测试平台、存储介质和测试系统，能够检查地址锁存器是否存在配置错误，提高工作效率和验证准确率。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种测试电路检查方法，应用于测试平台，所述测试电路包括若干个地址锁存器，且所述测试平台和所述测试电路连接，所述方法包括：

4、向所述测试电路发送控制信号，确定所述测试电路输出的测试模式信号；其中，所述测试电路根据所述控制信号依次选中若干个所述地址锁存器以输出所述测试模式信号；

5、对所述测试模式信号进行分析，确定所述测试电路中的若干个地址锁存器是否存在错误；

6、输出仿真结果报告。

7、在一些实施例中，所述控制信号包括多组地址信号，一组地址信号包括主地址信号和预设数量的子地址信号，所述向所述测试电路发送控制信号，确定所述测试电路输出的测试模式信号，包括：

8、向所述测试电路发送所述主地址信号，以在所述若干个地址锁存器中选中目标地址锁存器；

9、向所述测试电路依次发送预设数量的所述子地址信号，以控制所述目标地址锁存器遍历输出所有的测试模式信号。

10、在一些实施例中，在向所述测试电路依次发送预设数量的所述子地址信号之后，所述方法还包括：

11、对所述目标地址锁存器进行重置处理。

12、在一些实施例中，所述对所述测试模式信号进行分析，确定所述测试电路中的若干个地址锁存器是否存在错误，包括：

13、在向所述测试电路发送所述主地址信号之后，确定目标地址锁存器和目标数量；

14、基于第一设计参数对所述目标地址锁存器和所述目标数量进行分析，确定所述测试电路中的若干个地址锁存器是否存在第一类错误；

15、其中，所述第一类错误是指地址锁存器的主地址配置错误，或者地址锁存器的位置放置错误，或者预设区域中漏放地址锁存器。

16、在一些实施例中，所述目标数量包括第一目标数量和第二目标数量，所述第一目标数量是指所述目标地址锁存器的数量，所述第二目标数量是指属于所述预设区域的所述目标地址锁存器的数量；

17、所述基于第一设计参数对所述目标地址锁存器和所述目标数量进行分析，确定所述测试电路中的若干个地址锁存器是否存在第一类错误，包括：

18、根据预设关联关系，确定所述测试模式信号对应的目标位置信息；其中，所述预设关联关系用于指示所述测试电路中每一测试模式信号的电路位置信息；

19、对所述目标位置信息进行关键字匹配处理，确定所述目标地址锁存器；以及基于所述目标位置信息，确定所述第一目标数量和所述第二目标数量。

20、在一些实施例中，所述对所述测试模式信号进行分析，确定所述测试电路中的若干个地址锁存器是否存在错误，还包括：

21、在向所述测试电路依次发送预设数量的所述子地址信号之后，根据所述测试电路输出的测试模式信号，确定所述目标地址锁存器的信号值数组；

22、基于第二设计参数对所述信号值数组进行分析，确定所述测试电路中的若干个地址锁存器是否存在第二类错误；

23、其中，所述第二类错误是指地址锁存器的初始值配置错误。

24、在一些实施例中，所述根据所述测试电路输出的测试模式信号，确定所述目标地址锁存器的信号值数组，包括：

25、在向所述测试电路发送一个所述子地址信号之后，根据所述测试电路输出的测试模式信号，确定所述目标地址锁存器中对应的输出管脚的电平状态；

26、对所述目标地址锁存器中对应的输出管脚的电平状态进行二进制转化处理，得到所述信号值数组中的一个信号值；

27、在向所述测试电路依次发送预设数量的所述子地址信号之后，得到所述信号值数组。

28、在一些实施例中，在所述目标地址锁存器为多个情况下，所述方法还包括：

29、在向所述测试电路发送一个所述子地址信号后，根据所述测试电路输出的测试模式信号，确定多个目标信号名称；

30、对多个所述目标信号名称进行一致性比较，确定所述测试电路中的若干个地址锁存器是否存在第三类错误；

31、其中，所述第三类错误是指地址锁存器的子地址配置错误。

32、在一些实施例中，所述根据所述测试电路输出的测试模式信号，确定多个信号名称，包括：

33、根据预设关联关系，确定所述测试模式信号对应的多个目标位置信息；

34、对多个所述目标位置信息进行字符截取，得到多个所述信号名称。

35、在一些实施例中，所述对多个所述信号名称进行一致性比较，包括：

36、确定多个所述信号名称各自对应的标识值；其中，所述标识值是通过对信号名称中每一元素的ascii码值进行累加得到的；

37、对多个所述信号名称各自对应的标识值进行比较，确定多个所述信号名称是否一致。

38、在一些实施例中，所述方法还包括：

39、在向所述测试电路遍历发送所有的主地址信号后，统计第一总数量和第二总数量；其中，所述第一总数量是指所述测试电路中的若干个地址锁存器被选中的总次数，所述第二总数量是指所述预设区域中的若干个地址锁存器被选中的总次数；

40、基于第三设计参数对所述第一总数量和所述第二总数量进行分析，确定所述测试电路是否存在第四类错误；

41、其中，所述第三设计参数是指所述测试电路中的地址锁存器被选中的预期总次数，所述第四类错误是指地址锁存器放置在预设区域之外。

42、在一些实施例中，所述统计第一总数量和第二总数量，包括：

43、在发送第一个所述主地址信号之前，将所述第一总数量和所述第二总数量均初始化为0；

44、在向所述测试电路发送一个所述主地址信号且确定所述第一目标数量和所述第二目标数量之后，利用所述第一目标数量和所述第一总数量的和值更新所述第一总数量，利用所述第二目标数量和所述第二总数量的和值更新所述第二总数量。

45、第二方面，本公开实施例提供了一种测试平台，该测试平台与包括若干个地址锁存器的测试电路连接，所述测试平台包括测试单元、解析单元和输出单元；其中，

46、所述测试单元，配置为向所述测试电路发送控制信号，确定所述测试电路输出的测试模式信号；其中，所述测试电路根据所述控制信号依次选中若干个所述地址锁存器以输出所述测试模式信号；

47、所述解析单元，配置为对所述测试模式信号进行分析，确定所述测试电路中的若干个地址锁存器是否存在错误；

48、所述输出单元，配置为输出仿真结果报告。

49、第三方面，本公开实施例提供了一种测试平台，该测试平台包括存储器和处理器；其中，所述存储器，用于存储能够在所述处理器上运行的计算机程序；所述处理器，用于在运行所述计算机程序时，执行如第一方面所述方法的步骤。

50、第四方面，本公开实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被至少一个处理器执行时实现如第一方面所述方法的步骤。

51、第五方面，本公开实施例提供了一种测试系统，所述测试系统至少包括如第二方面或者第三方面所述的测试平台和包括若干个地址锁存器的测试电路。

52、本公开实施例提供了一种测试电路检查方法、测试平台、存储介质和测试系统，能够快速且高效的检查测试电路中的地址锁存器是否存在配置错误，及时发现电路问题，提高了工作效率和验证准确率。