灵敏放大器电路的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种灵敏放大器电路(senseamplifier，sa)电路。

背景技术：

1、如图1所示，是现有灵敏放大器电路的电路图；现有灵敏放大器电路包括：连接在位线节点和数据线节点之间的位线调整单元101。图1中，所述位线节点对应于电压va表示的节点，所述数据线节点对应于电压vc表示的节点。

2、所述位线调整单元101包括nmos管mn101。

3、所述nmos管mn101的漏极连接所述数据线节点，所述nmos管mn101的源极连接所述位线节点。

4、所述nmos管mn101的栅极和所述位线节点之间具有反馈电路，所述反馈电路由反相器103组成。通常，所述反相器103为cmos反相器，包括由nmos管组成的下拉管和由pmos管组成的上拉管。

5、反相器103的输入端连接所述位线节点，所述反相器103的输出端连接到所述nmos管mn101的栅极，二者连接的节点为反馈节点，反馈节点的电压用vb表示。

6、参考电流源iref101连接在所述数据线节点和电源电压vdd之间，在读取时，参考电流源iref101的电流和存储单元105的源漏电流即单元电流进行比较并形成电压vc。电压vc输入到比较器102中并和同样输入到比较器102中的参考电压vref进行比较形成输出信号sout。

7、所述闪存中，多个所述存储单元105组成存储阵列104。

8、在所述nmos管mn101的源极和所述存储单元105之间还连接有译码电路106；读取时，通过所述译码电路106选择对应的所述存储单元105。图1中，显示了所述译码电路106中的两个串联的nmos管mn102和mn103。信号ya和yb为译码信号，分别连接到nmos管mn102和mn103的栅极，通过信号ya和yb选择对应的所述存储单元105。

9、由图1所示可知，vb和va互为反相，当va为逻辑低电平时，vb为逻辑高电平，此时，nmos管mn101会导通，va和vb的实际电压的关系为：

10、va≈vb-vt(1)；

11、其中，vt表示nmos管mn101的阈值电压。

12、另外还有：

13、va≥0.5v(2)；

14、vb≤vdd-0.1v(3)；

15、由上面公式(1)至(3)可以得到：

16、vt≤vdd-0.6v(4)。

17、上述现有灵敏放大器在低电压应用中如vcc即电源电压小于1v时，由公式(4)可知，vt需要很低，所以，为了保证感应速度，必须要有一个vt很低的核心器件(coredevice)，慢工艺角(slow corner)的条件很难满足，为此需要增加一层光罩(mask)来制作nmos管mn101；也即，nmos管mn101为核心器件，和其他阈值电压较大的核心器件相比，需要单独采用一层光罩来定义nmos管mn101，从而使得nmos管mn101的阈值电压满足要求，但是这会大大增加工艺成本。

技术实现思路

1、本发明是提供一种灵敏放大器电路，能对位线调整单元的具有反馈回路的晶体管的阈值电压进行精确调整，不需要增加额外光罩定义就能得到较小的阈值电压并从而实现高速感应。

2、本发明提供的灵敏放大器电路包括：连接在位线节点和数据线节点之间的位线调整单元。

3、所述位线调整单元包括第一晶体管和编程擦除控制电路。

4、所述第一晶体管的结构和闪存的存储单元的结构相同。

5、所述存储单元采用非挥发性存储单元。

6、所述第一晶体管的栅极结构中具有浮栅和控制栅。

7、所述第一晶体管的浮栅中用于存储电荷并根据存储电荷的多少调节所述第一晶体管的第一阈值电压。

8、所述编程擦除控制电路连接所述第一晶体管的栅极结构、漏极和源极。

9、所述编程擦除控制电路用于对所述第一晶体管的浮栅进行编程或擦除并从而将所述第一阈值电压调节到要求值。

10、所述第一晶体管的漏极连接所述数据线节点，所述第一晶体管的源极连接所述位线节点。

11、所述第一晶体管的控制栅为反馈节点，所述反馈节点和所述位线节点之间具有反馈电路，所述反馈电路包括：

12、第一反相器，所述第一反相器的输入端连接所述位线节点，所述第一反相器的输出端连接到所述反馈节点。

13、进一步的改进是，读取时，所述位线节点和选定的存储单元连接。

14、进一步的改进是，所述第一反相器为cmos反相器，包括第一nmos管和第一pmos管。

15、所述第一nmos管的栅极和所述第一pmos管的栅极都连接所述位线节点。

16、所述第一nmos管的源极接地。

17、所述第一nmos管的漏极和所述第一pmos管的漏极都连接所述反馈节点。

18、所述第一pmos管的源极连接电源电压。

19、进一步的改进是，在所述数据线节点和电源电压之间连接有第一电流源，所述第一电流源的电流作为和所述存储单元的单元电流比较的参考电流；读取时，通过比较所述第一电流源的电流和所述单元电流在所述数据线节点形成第一输出电压。

20、进一步的改进是，所述灵敏放大器电路还包括输出单元；所述第一输出电压输入到所述输出单元的输入端并在所述输出单元的输出端输出第二输出电压。

21、进一步的改进是，所述输出单元包括比较器。

22、所述第一输出电压连接到所述比较器的第一输入端。

23、所述比较器的第二输入端连接参考电压。

24、所述比较器的输出端输出所述第二输出电压。

25、进一步的改进是，所述闪存中，多个所述存储单元组成存储阵列。

26、在所述第一晶体管的源极和所述存储单元之间还连接有译码电路；读取时，通过所述译码电路选择对应的所述存储单元。

27、进一步的改进是，所述存储单元的栅极结构中的浮栅的存储状态包括擦除状态和编程状态。

28、在编程状态下所述非挥发性存储单元具有第二阈值电压，所述单元电流为第一单元电流。

29、在擦除状态下所述非挥发性存储单元具有第三阈值电压，所述单元电流为第二单元电流。

30、所述第二阈值电压大于所述第三阈值电压，所述第一单元电流小于所述第二单元电流。

31、所述单元电流越大，所述位线节点的电压越低。

32、进一步的改进是，所述非挥发性存储单元为n型器件，包括n+掺杂的源区和漏区，所述编程状态下，所述浮栅中存储有电子；所述擦除状态下，所述浮栅中存储的电子被去除。

33、进一步的改进是，在对选定的所述存储单元进行读取时，选定的所述存储单元的控制栅加0v电压，选定的所述存储单元的所述控制栅所覆盖的沟道区的区域段的导通或截止状态由选定的所述存储单元的所述浮栅的存储状态确定。

34、进一步的改进是，所述存储单元的栅极结构中还包括字线栅。

35、所述闪存中，各所述存储单元的字线栅连接到对应的一行字线；在读取时，选定的所述存储单元所连接的字线加电压并使选定的所述存储单元的字线栅所覆盖的沟道区的区域段导通。

36、进一步的改进是，所述编程擦除控制电路会同时连接所述第一晶体管的栅极结构中的所述字线栅和所述控制栅。

37、在读取时，所述编程擦除控制电路加电压到所述第一晶体管的栅极结构中的所述字线栅上以使所述第一晶体管的所述字线栅所覆盖的沟道区的区域段导通，所述编程擦除控制电路不加电压到所述第一晶体管的所述控制栅上，所述第一晶体管的所述控制栅的电压由所述第一反相器的输出确定。

38、进一步的改进是，所述位线调整单元包括多个所述第一晶体管，各所述第一晶体管串联或并联在一起。

39、进一步的改进是，各所述第一晶体管都串联在一起时，选择一个所述第一晶体管的控制栅作为所述反馈节点。

40、进一步的改进是，各所述第一晶体管都并串联在一起时，各所述第一晶体管的控制栅连接在一起并作为所述反馈节点。

41、现有灵敏放大器中，位线调整单元的晶体管直接采用阈值电压固定的nmos管，为了得到较小的阈值电压，需要增加额外光罩来定义位线调整单元的nmos管；和现有灵敏放大器不同，本发明的位线调整单元的第一晶体管直接采用闪存的存储单元形成，故第一晶体管能和闪存的存储单元一起形成，所以不会增加额外的光罩；同时，利用存储单元的浮栅能存储电荷从而能实现阈值电压调整的特征，本发明还配合设置了编程擦除控制电路来对第一晶体管的第一阈值电压进行精确调整，这使得本发明灵敏放大器适用于各种应用情形，特别是能实现小阈值电压的位线调整单元的晶体管，从而能实现高速感应，所以，本发明能对位线调整单元的具有反馈回路的晶体管的阈值电压进行精确调整，不需要增加额外光罩定义就能得到较小的阈值电压并从而实现高速感应。