灵敏放大器感知失调电压方向的补偿方法、系统及设备

本发明涉及半导体存储器，特别是涉及一种灵敏放大器感知失调电压方向的补偿方法、系统及设备。

背景技术：

1、随着健康检测、物联网(internet ofthings，iot)、植入式设备、柔性可穿戴等便携式设备电子的迅猛发展，低电压、低功耗、高可靠性的片上系统(系统级芯片，system onchip，soc)近些年受到了大量关注。作为片上系统缓存数据的介质，静态随机存储器(static random access memory，sram)的性能极大影响片上系统的功耗和读写速度。请参见图5，其中sram中的灵敏放大器(sa)可以检测并放大位线间微弱的电压差并将选中单元的数据传送给输出单元，灵敏放大器的存在显著降低了读取时间和功耗。灵敏放大器的存在极大的减少了sram的读写时间和功耗。失调电压是灵敏放大器设计的关键指标之一，只有位线电压差大于灵敏放大器的失调电压，才能保证灵敏放大器准确无误的工作。

2、然而，随着工艺节点的激进缩小，工艺偏差带来的器件失调越来越不可忽略。过高的失调电压将会极大的增加灵敏放大器读取失败的风险。因此，需要一种失调电压低、延时低、功耗小的灵敏放大器。

3、灵敏放大器的失调电压vos可以描述为阈值电压vtr、输出负载电容cl、电荷注入效应和物理布局不匹配的叠加。其中输入晶体管的阈值电压vtr不匹配是决定失调电压vos大小的最主要因素。最简单的解决方案是增大灵敏放大器中晶体管的尺寸，然而，这将大幅度增加位线负载以及芯片的面积和功耗。

4、为了应对这一挑战，人们采用了各种技术，最典型的有基于电容的失调存储、体效应偏置、降低阈值电压对偏移的敏感度以及后硅调制等技术。失调存储技术常常使用电容的存储记忆功能解决输入晶体管阈值电压vtr不匹配的问题，达到降低失调电压vos的作用。体效应偏置，则是利用改变衬底偏压可以调节晶体管阈值电压vtr的原理，增加外部校准电路，在放大过程前对电路进行校准，达到降低失调电压vos的作用。尽管这些方案提高了灵敏放大器的读出可靠性，但大多数设计都会增加时序复杂性、芯片面积或功耗方面的成本，增加了感测延迟和电路设计的复杂度。

技术实现思路

1、本发明实施例的目的是提供一种灵敏放大器感知失调电压方向的补偿方法、系统及设备，以实现在不大幅增加时序复杂度和电路面积的前提下，降低灵敏放大器的失调电压，增强sram的读出可靠性。

2、为实现上述目的，本发明实施例提供了如下方案：

3、一种灵敏放大器感知失调电压方向的补偿系统，包括：

4、预充电模块；所述预充电模块的第一端连接电源输入电源电压，所述预充电模块的第二端输入预充电信号，当所述预充电模块接入预充电信号后进入工作状态；所述预充电模块用于在工作状态时将输出电压重置为电源电压；

5、放大模块，分别与位线和预充电模块连接，用于根据位线的电压差确定失调电压方向，并放大所述位线的电压差形成所述输出电压；所述放大模块的输出端与所述预充电模块的第三端连接；所述放大模块的输入端与所述位线的输出端连接；

6、失调信息存储模块，用于在确定失调电压方向后根据所述输出电压得到失调电压方向控制信号；所述失调信息存储模块的输入端与所述放大模块的输出端连接；

7、补偿模块，用于根据失调电压方向控制信号对所述电压差进行第一次放大，得到放大后的电压差；对所述放大后的电压差再进行第二次放大时补偿电荷转移量，得到补偿后的失调电压；所述补偿模块的输入端与所述失调信息存储模块的输出端连接。

8、可选地，所述预充电模块具体包括：

9、第三pmos晶体管；所述第三pmos晶体管的源极输入所述电源电压，所述第三pmos晶体管的栅极输入所述预充电信号，所述第三pmos晶体管的漏极连接所述放大模块的输出端；

10、第四pmos晶体管；所述第四pmos晶体管的源极输入所述电源电压，所述第四pmos晶体管的栅极输入所述预充电信号，所述第四pmos晶体管的漏极连接所述放大模块的输出端；

11、所述预充电模块的第一端包括：第三pmos晶体管的源极和第四pmos晶体管的源极；所述预充电模块的第二端包括：第三pmos晶体管的栅极和第四pmos晶体管的栅极；所述预充电模块的第三端包括：第三pmos晶体管的漏极和第四pmos晶体管的漏极。

12、可选地，所述放大模块具体包括：

13、第一pmos晶体管；所述第一pmos晶体管的源极输入所述电源电压；

14、第一nmos晶体管；所述第一nmos晶体管的栅极与所述第一pmos晶体管的栅极连接，所述第一nmos晶体管的源极与所述第一pmos晶体管的漏极连接；

15、第三nmos晶体管；所述第三nmos晶体管的栅极与所述位线的bl输出端连接，所述第三nmos晶体管的源极与所述第一nmos晶体管的漏极连接；

16、第七nmos晶体管；所述第七nmos晶体管的栅极接入sae使能信号，所述第七nmos晶体管的源极与所述第三nmos晶体管的漏极连接，所述第七nmos晶体管的漏极接地；

17、第二pmos晶体管；所述第二pmos晶体管的源极输入所述电源电压；

18、第二nmos晶体管；所述第二nmos晶体管的栅极与所述第二pmos晶体管的栅极连接，所述第二nmos晶体管的源极与所述第二pmos晶体管的漏极连接；

19、第四nmos晶体管；所述第四nmos晶体管的栅极与所述位线的blb输出端连接，所述第四nmos晶体管的源极与所述第二nmos晶体管的漏极连接，所述第四nmos晶体管的漏极与所述第七nmos晶体管的源极连接。

20、可选地，所述补偿模块具体包括：

21、第五nmos晶体管；所述第五nmos晶体管的源极与所述第一nmos晶体管的漏极连接，所述第五nmos晶体管的漏极与所述第七nmos晶体管的源极连接；所述第五nmos晶体管的栅极输出第一输入信号；

22、第六nmos晶体管；所述第六nmos晶体管的源极与所述第二nmos晶体管的漏极连接，所述第六nmos晶体管的漏极与所述第七nmos晶体管的源极连接；所述第六nmos晶体管的栅极输出第二输入信号。

23、可选地，所述失调信息存储模块具体包括：

24、第一失调信息存储单元；所述第一失调信息存储单元的输入端接入所述输出电压，所述第一失调信息存储单元的输出端连接所述第五nmos晶体管的栅极；

25、第二失调信息存储单元；所述第二失调信息存储单元的输入端接入所述输出电压，所述第二失调信息存储单元的输出端连接所述第六nmos晶体管的栅极。

26、可选地，所述第二失调信息存储单元具体包括：

27、第五pmos晶体管；所述第五pmos晶体管的源极输入所述电源电压；

28、第八nmos晶体管；所述第八nmos晶体管的源极与所述第五pmos晶体管的漏极连接；所述第八nmos晶体管的栅极输入失调电压方向控制信号，控制所述失调信息存储模块的开通与关断；

29、第九nmos晶体管；所述第九nmos晶体管的源极和所述第八nmos晶体管的漏极连接，所述第九nmos晶体管的漏极接地；所述第五pmos晶体管的栅极与所述第九nmos晶体管的栅极连接；

30、第二触发器；所述第二触发器的d端分别与所述第五pmos晶体管的漏极和所述第八nmos晶体管的源极连接，输入第二输入信号；所述第二触发器的q端输出所述第二输出信号。

31、可选地，所述第一失调信息存储单元具体包括：

32、第六pmos晶体管；所述第六pmos晶体管的源极输入所述电源电压；

33、第十nmos晶体管；所述第十nmos晶体管的源极与所述第六pmos晶体管的漏极连接；所述第十nmos晶体管的栅极输入失调电压方向控制信号；

34、第十一nmos晶体管；所述第十一nmos晶体管的源极与所述第十nmos晶体管的漏极连接，所述第十一nmos晶体管的漏极接地；所述第六pmos晶体管的栅极与所述第十一nmos晶体管的栅极连接；

35、第一触发器；所述第一触发器的d端分别与所述第六pmos晶体管的漏极和所述第十nmos晶体管的源极连接，输入第一输入信号；所述第一触发器的q端输出所述第一输出信号。

36、为实现上述目的，本发明实施例还提供了如下方案：

37、一种灵敏放大器感知失调电压方向的补偿方法，包括：

38、获取电源电压、预充电信号和位线的电压差；

39、根据所述预充电信号进入工作状态将输出电压重置为电源电压；

40、根据所述位线的电压差确定失调电压方向，并放大所述位线的电压差形成所述输出电压；

41、在确定失调电压方向后根据所述输出电压得到失调电压方向控制信号；

42、根据失调电压方向控制信号对所述电压差进行第一次放大，得到放大后的电压差；对所述放大后的电压差再进行第二次放大时补偿电荷转移量，得到补偿后的失调电压。

43、一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现所述的灵敏放大器感知失调电压方向的补偿方法。

44、一种非暂态计算机可读存储介质，其上存储有计算机程序，所述计算机程序被执行时实现所述的灵敏放大器感知失调电压方向的补偿方法。

45、在本发明实施例中的灵敏放大器感知失调电压方向的补偿系统可以自动获得失调电压方向并进行补偿得到补偿后的失调电压，降低了灵敏放大器的失调电压和输出延时，提高了输出可靠性，进而降低了sram输出操作的延时和整体功耗。

46、本发明实施例提出的灵敏放大器感知失调电压方向的补偿系统还有可适配性强、应用场景广泛的优点，仅仅需要依据存储器类型调整输入信号数目，就可用于存储器以及未来的存算一体架构中。同时，相比于采用传统失调电压降低技术的灵敏放大器，本发明实施例提出的灵敏放大器感知失调电压方向的补偿系统时序简单，芯片面积小。

47、芯片面积方面，本发明实施例仅包括了两个d触发器和八个mos晶体管，还可以多列单元公用，相比于体偏置效应降低失调电压动辄增加几十个mos晶体管的现有技术方案，本发明实施例所形成的芯片面积优势巨大。

48、本发明实施例仅仅引入了两个额外的控制信号：时钟信号clk和失调电压方向控制信号dot，降低了灵敏放大器的设计复杂度。失调电压和读出延时的降低得益于本发明实施例的失调信息存储模块和补偿模块的存在以及拥有四个阶段的时序。位于第二阶段的失调方向确定阶段，通过一次输入位线电压差为零的感测放大，再经过失调信息存储模块对放大模块的输出信号进行的上拉和下拉操作以及d触发器的传输，获得失调电压的方向信息。而失调电压方向控制信号可以控制补偿模块中mos晶体管的开断，达到补偿特定支路的目的。补偿模块是失调电压的执行模块，依据失调电压方向控制信号可以打开相应的支路对电荷转移能力较弱的支路进行补偿，进而消除晶体管间的失配，降低灵敏放大器的失调电压。降低失调电压会降低要求的最小电压差，sram单元放电的时间更短，灵敏放大器读延时降低。请参见图6，经过仿真验证，本发明实施例提出的灵敏放大器失调电压在smic55nm的工艺下失调电压仅为11.35mv，相比于传统灵敏放大器失调电压降幅达到了66.19％。