存算一体芯片的纠错装置及方法与流程

本发明涉及存内计算，更具体地，涉及一种存算一体芯片的纠错装置及方法。

背景技术：

1、随着大数据和人工智能的飞速发展，数据处理需要大规模并行计算，而冯诺依曼架构存在“存储墙”和“功耗墙”，不能很好适应当前技术的发展。近年来，存内计算(computing in memory，cim)架构有望解决传统冯诺依曼结构在大规模并行计算的瓶颈。

2、在存内计算架构中，存算阵列是一种集成了存储和计算功能的电子器件，它可以在同一个芯片上进行数据存储和计算操作。在存算阵列中，每个存储单元对应一个计算单元，通过位线和字线的选择，可以进行数据的读取和计算。然而，存算阵列中的存储器件可能会出现坏点，导致无法进行计算或数据存储。

技术实现思路

1、鉴于上述问题，本发明的目的在于提供一种存算一体芯片的纠错装置及方法，可以减少备用列或备用行的数量，降低芯片的占用面积以及成本。

2、根据本发明的第一方面，提供一种存算一体芯片的纠错装置，包括：存算阵列，包括行列排列的多个存算单元以及多个备用存算单元；纠错电路，用于将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；以及根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作；其中，所述纠错电路还用于根据坏点存算单元映射的备用存算单元的地址将输入数据输入至所述备用存算单元中。

3、优选地，所述纠错电路包括：纠错模块，用于将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；以及将操作地址与坏点地址进行比对；当所述操作地址与坏点地址一致时将所述操作地址替换为备用存算单元的地址，根据坏点存算单元的地址和备用存算单元的地址产生行控制信号以及列控制信号，其中，操作地址为存算单元的地址，坏点地址为坏点存算单元的地址；行选择器，根据行控制信号开启相应行的存算单元和备用存算单元；列选择器，用于根据列控制信号将输入数据写入至相应的存算单元和/或备用存算单元；输出采集模块，用于获取存算单元或备用存算单元的存储数据或操作结果。

4、优选地，所述纠错模块包括：映射单元，用于将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；地址检测单元，用于根据操作地址与坏点地址进行比对；控制单元，用于当所述操作地址与坏点地址一致时将所述操作地址替换为备用存算单元的地址，并将对坏点存算单元的操作替换为对备用存算单元的操作；纠错单元，用于将备用存算单元的操作结果替换坏点存算单元的操作结果。

5、优选地，所述存算单元包括至少一列备用存算单元，所述映射单元将多个坏点存算单元的地址按列依次映射到相应备用存算单元的地址。

6、优选地，当坏点存算单元的行地址与备用存算单元的行地址不同时，所述列选择器将坏点存算单元的输入数据同时输入至坏点存算单元所在的列和备用存算单元所在的列。

7、优选地，当坏点存算单元的行地址与备用存算单元的行地址相同时，所述列选择器将坏点存算单元的输入数据输入备用存算单元所在的列。

8、优选地，当所述存算阵列包括至少一行备用存算单元时，所述映射单元将多个坏点存算单元的地址按行依次映射到相应备用存算单元的地址。

9、优选地，所述列选择器根据所述列控制信号将坏点存算单元对应的输入数据写入备用存算单元所在的列。

10、优选地，所述存算阵列还包括：多个加法树单元，分别与每一列存算单元和备用存算单元连接，用于将每一列的存算单元的操作结果相加；所述纠错模块还用于控制加法树单元将备用存算单元的操作结果替换坏点存算单元的操作结果。

11、根据本发明的另一方面，提供一种存算一体芯片的纠错方法，所述存算一体芯片的存算阵列包括行列排列的多个存算单元以及多个备用存算单元，所述纠错方法包括：将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作；根据坏点存算单元映射的备用存算单元的地址将输入数据输入至所述备用存算单元中。

12、优选地，根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作包括：将操作地址与坏点地址进行比对，其中，操作地址为存算单元的地址，坏点地址为坏点存算单元的地址；当所述操作地址与坏点地址一致时将所述操作地址替换为备用存算单元的地址；根据坏点存算单元的地址和备用存算单元的地址产生行控制信号以及列控制信号；根据行控制信号和列控制信号将坏点存算单元对应的输入数据写入至坏点存算单元映射的备用存算单元中。

13、优选地，所述纠错方法还包括：控制加法树单元将备用存算单元的操作结果替换坏点存算单元的操作结果。

14、本发明提供的存算一体的纠错装置及方法，将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；以及根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作，可以将多个坏点存算单元的操作替换为同一备用列或者备用行的备用存算单元中，可以减少备用列或备用行的数量，降低芯片的占用面积以及成本。

15、进一步地，将坏点存算单元的地址按列或按行随机依次映射到备用存算单元的地址，可以提高备用存算单元的利用率。

技术特征：

1.一种存算一体芯片的纠错装置，其特征在于，包括：

2.根据权利要求1所述的纠错装置，其特征在于，所述纠错电路包括：

3.根据权利要求2所述的纠错装置，其特征在于，所述纠错模块包括：

4.根据权利要求3所述的纠错装置，其特征在于，所述存算单元包括至少一列备用存算单元，所述映射单元将多个坏点存算单元的地址按列依次映射到相应备用存算单元的地址。

5.根据权利要求4所述的纠错装置，其特征在于，当坏点存算单元的行地址与备用存算单元的行地址不同时，所述列选择器将坏点存算单元的输入数据同时输入至坏点存算单元所在的列和备用存算单元所在的列。

6.根据权利要求4所述的纠错装置，其特征在于，当坏点存算单元的行地址与备用存算单元的行地址相同时，所述列选择器将坏点存算单元的输入数据输入备用存算单元所在的列。

7.根据权利要求3所述的纠错装置，其特征在于，当所述存算阵列包括至少一行备用存算单元时，所述映射单元将多个坏点存算单元的地址按行依次映射到相应备用存算单元的地址。

8.根据权利要求7所述的纠错装置，其特征在于，所述列选择器根据所述列控制信号将坏点存算单元对应的输入数据写入备用存算单元所在的列。

9.根据权利要求2所述的纠错装置，其特征在于，所述存算阵列还包括：

10.一种存算一体芯片的纠错方法，其特征在于，所述存算一体芯片的存算阵列包括行列排列的多个存算单元以及多个备用存算单元，所述纠错方法包括：

11.根据权利要求10所述的纠错方法，其特征在于，根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作包括：

12.根据权利要求11所述的纠错方法，其特征在于，还包括：控制加法树单元将备用存算单元的操作结果替换坏点存算单元的操作结果。

技术总结本申请公开一种存算一体芯片的纠错装置，包括：存算阵列，包括行列排列的多个存算单元以及多个备用存算单元；纠错电路，用于将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；以及根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作；其中，所述纠错电路还用于根据坏点存算单元映射的备用存算单元的地址将输入数据输入至所述备用存算单元中。本申请还提供一种存算一体芯片的纠错方法，可以将多个坏点存算单元的操作替换为同一备用列或者备用行的备用存算单元中，可以减少备用列或备用行的数量，降低芯片的占用面积以及成本。技术研发人员：熊大鹏,李涛受保护的技术使用者：苏州亿铸智能科技有限公司技术研发日：技术公布日：2024/1/5