一种存储装置、编程方法和存储系统与流程

本技术涉及半导体，尤其涉及一种存储装置、编程方法和存储系统。

背景技术：

1、三维存储器的字线是从一端开始驱动，字线上的信号从一端传递到另一端，然而在三维存储器中字线也呈三维分布的情况下，使得经由各字线的存取路径的长度不同，从而存在信号加载延迟，导致各字线上的信号传输速度不一致。

2、随着三维存储器的堆叠层数越来越多，经由各字线的存取路径之间的差异也越来越大，导致电压信号加载延迟的问题仍然存在，甚至延迟时间更加显著，使得同层字线对应的不同存储单元的编程速率存在差异，影响存储装置的编程性能。

技术实现思路

1、本技术实施例期望提供一种存储装置、编程方法和存储系统。

2、本技术的技术方案是这样实现的：

3、本技术实施例第一方面提供一种存储装置，包括：

4、存储单元阵列；所述存储单元阵列包括多条字线和多条位线；

5、每条所述字线至少包括两个字线段；所述字线中的每个所述字线段与字线驱动器的信号传输距离不同；在所述字线中，不同所述字线段分别对应不同的位线；

6、字线驱动器，被配置为将字线电压施加到所述字线；

7、位线驱动器，被配置为在施加编程脉冲期间，分别向对应于不同所述字线段的不同位线施加不同的偏置电压。

8、可选地，每条所述字线至少包括第一字线段和第二字线段；所述第一字线段与所述字线驱动器的信号传输距离大于所述第二字线段与所述字线驱动器的信号传输距离；

9、所述位线驱动器具体被配置为在施加编程脉冲期间向所述第一字线段对应的位线施加第一偏置电压，向所述第二字线段对应的位线施加第二偏置电压；

10、其中，所述第一偏置电压小于所述第二偏置电压。

11、可选地，所述第一字线段的电阻大于所述第二字线段的电阻；所述第一字线段的电阻包括所述第一字线段的自身电阻和所述第一字线段与所述字线驱动器之间的信号传输路径电阻；所述第二字线段的电阻包括所述第二字线段的自身电阻和所述第二字线段与所述字线驱动器之间的信号传输路径电阻。

12、可选地，所述存储单元阵列还包括存储单元；所述存储单元包括第一存储单元、第二存储单元和第三存储单元；

13、所述多条位线包括与所述第一存储单元连接的第一组位线、与所述第二存储单元连接的第二组位线和与所述第三存储单元连接的第三组位线；

14、所述位线驱动器，被配置为在施加编程脉冲期间向所述第一组位线施加第一位线电压，向所述第二组位线施加第二位线电压，向所述第三组位线施加第三位线电压；

15、其中，所述第一位线电压小于所述第二位线电压，所述第二位线电压小于所述第三位线电压。

16、可选地，所述第一组位线包括与所述第一字线段对应的第一位线和与所述第二字线段对应的第二位线；

17、所述位线驱动器，具体被配置为在施加编程脉冲期间分别向第一位线施加第一偏置电压，向所述第二位线施加第二偏置电压。

18、可选地，向所述第一位线的施加所述第一偏置电压小于或等于所述第一位线电压；

19、向所述第二位线施加的所述第二偏置电压大于或等于所述第一位线电压。

20、可选地，所述第二组位线包括与所述第一字线段对应的第三位线和与所述第二字线段对应的第四位线；

21、所述位线驱动器，具体被配置为在施加编程脉冲期间分别向第三位线施加第一偏置电压，向所述第四位线施加第二偏置电压。

22、可选地，向所述第三位线施加的所述第一偏置电压小于或等于所述第二位线电压；

23、向所述第四位线施加的所述第二偏置电压大于或等于所述第二位线电压。

24、可选地，所述第三组位线包括与所述第一字线段对应的第五位线和与所述第二字线段对应的第六位线；

25、所述第二位线与所述第三位线相邻；所述第六位线上的电压大于所述第三位线电压。

26、可选地，所述第一组位线包括与所述第一字线段对应的第一位线和与所述第二字线段对应的第二位线；

27、所述第二组位线中的位线与所述第一组位线中的位线相邻；所述第二位线上的电压大于所述第一位线电压。

28、本技术实施例第二方面提供一种编程方法，应用于存储装置，所述存储装置包括存储单元阵列；所述存储单元阵列包括多条字线和多条位线；所述方法包括：

29、通过字线驱动器将字线电压施加到所述字线；其中，每条所述字线至少包括两个字线段；所述字线中的每个字线段与字线驱动器的信号传输距离不同；在所述字线中，不同所述字线段分别对应不同的位线；

30、在编程阶段，通过位线驱动器向对应于不同所述字线段的不同位线施加不同的偏置电压。

31、可选地，每条所述字线至少包括第一字线段和第二字线段；所述第一字线段与所述字线驱动器的信号传输距离大于所述第二字线段与所述字线驱动器的信号传输距离；

32、所述在编程阶段，通过位线驱动器向对应于不同所述字线段的不同位线施加不同的偏置电压，包括：在施加编程脉冲期间向所述第一字线段对应的位线施加第一偏置电压，向所述第二字线段对应的位线施加第二偏置电压；

33、其中，所述第一偏置电压小于所述第二偏置电压。

34、可选地，所述第一字线段的电阻大于所述第二字线段的电阻；所述第一字线段的电阻包括所述第一字线段的自身电阻和所述第一字线段与所述字线驱动器之间的信号传输路径电阻；所述第二字线段的电阻包括所述第二字线段的自身电阻和所述第二字线段与所述字线驱动器之间的信号传输路径电阻。

35、可选地，所述存储单元阵列还包括存储单元；所述存储单元包括第一存储单元、第二存储单元和第三存储单元；

36、所述位线包括与所述第一存储单元连接的第一组位线、与所述第二存储单元连接的第二组位线和与所述第三存储单元连接的第三组位线；

37、所述方法还包括：

38、在施加编程脉冲期间，通过所述位线驱动器向所述第一组位线施加第一位线电压，向所述第二组位线施加第二位线电压，向所述第三组位线施加第三位线电压；

39、其中，所述第一位线电压小于所述第二位线电压，所述第二位线电压小于所述第三位线电压。

40、可选地，所述第一组位线包括与所述第一字线段对应的第一位线和与所述第二字线段对应的第二位线；

41、所述在编程阶段，通过位线驱动器分别向对应于不同所述字线段的不同位线施加不同的偏置电压，包括：在施加编程脉冲期间，通过所述位线驱动器分别向第一位线施加第一偏置电压，向所述第二位线施加第二偏置电压。

42、可选地，所述第一位线的所述第一偏置电压小于或等于所述第一位线电压；

43、所述第二位线的所述第二偏置电压大于或等于所述第一位线电压。

44、可选地，所述第二组位线包括与所述第一字线段对应的第三位线和与所述第二字线段对应的第四位线；

45、所述在编程阶段，通过位线驱动器分别向对应于不同所述字线段的不同位线施加不同的偏置电压，包括：在施加编程脉冲期间，通过所述位线驱动器分别向第三位线施加第一偏置电压，向所述第四位线施加第二偏置电压。

46、可选地，向所述第三位线的所述第一偏置电压小于或等于所述第二位线电压；

47、所述第四位线的所述第二偏置电压大于或等于所述第二位线电压。

48、可选地，所述第三组位线包括与所述第一字线段对应的第五位线和与所述第二字线段对应的第六位线；

49、所述第二组位线中的位线与所述第三组位线中的位线相邻；所述第六位线上的电压大于所述第三位线电压。

50、可选地，所述第一组位线包括与所述第一字线段对应的第一位线和与所述第二字线段对应的第二位线；

51、所述第二组位线中的位线与所述第一组位线中的位线相邻；所述第二位线上的电压大于所述第一位线电压。

52、本技术实施例第三方面提供一种存储系统，包括控制器和第一方面所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。

53、本技术公开了一种存储装置、编程方法和存储系统，所述存储装置包括：存储单元阵列；所述存储单元阵列包括多条字线和多条位线；每条所述字线至少包括两个字线段；所述字线中的每各所述字线段与字线驱动器的信号传输距离不同；在所述字线中，不同所述字线段分别对应不同的位线；字线驱动器，被配置为将字线电压施加到所述字线；位线驱动器，被配置为在施加编程脉冲期间，分别向对应于不同所述字线段的不同位线施加不同的偏置电压。本技术实施例通过在编程过程中，针对每条字线，对远距离的第一字线段所对应的位线施加较小的偏置电压，对近距离的第二字线段所对应的位线施加较大的偏置电压，补偿了由于第一字线段与字线驱动器之间的信号传输距离大于第二字线段与字线驱动器之间的信号传输距离导致的电压信号延迟，减小了同层字线与字线驱动器相距不同信号传输距离的字线段对应的不同存储单元之间的编程时间差距，从而缩短编程时间，提高了存储装置的编程性能。