层叠存储器及其制造方法与流程

本发明涉及层叠存储器及其制造方法。

背景技术：

1、以往，作为存储装置，已知有dram(dynamic random access memory，动态随机存取存储器)等易失性存储器(ram)。对于dram要求大容量化，以能够承受运算装置(以下称为逻辑芯片)的高性能化、数据量的增大。因此，通过存储器(存储器单元阵列、存储器芯片)的微细化以及单元的平面增设来实现大容量化。另一方面，因为微细化导致对噪声的脆弱性、裸片(die)面积的增加等，这种大容量化达到了极限。

2、因此，最近开发了层叠多个平面式存储器来进行三维化(3d化)从而实现大容量化的技术。而且，提出了将所层叠的多个模块电连接的半导体模块(例如参照专利文献1)。

3、现有技术文献

4、专利文献

5、专利文献1：日本特表20112-505491号公报。

技术实现思路

1、发明要解决的问题

2、专利文献1的半导体模块具有多个裸片，该裸片具有无缺陷单元、缺陷单元、以及备用单元。此外，在专利文献1的半导体模块中，多个裸片之一作为接口裸片发挥功能。在接口裸片中包含i/o电路、接口i/o电路等组件。此外，在接口裸片中具有比较电路，该比较电路将与全部裸片相关的访问对象的地址和缺陷单元的地址进行比较。

3、另一方面，在专利文献1中，在接口裸片中实施全部裸片的控制。因此，从接口裸片向各裸片的信号线的数量(tsv或微凸块的数量)增加。因而，半导体模块的成品率下降。此外，在专利文献1中，虽然也公开了在各裸片中具有比较电路的半导体模块，但在接口裸片中不具有正在访问哪个裸片的信息。因此，没有公开如何控制各裸片的i/o的工作定时。

4、本发明是鉴于上述问题而完成的，其目的在于，提供一种层叠存储器及其制造方法，能够改善成品率，并且能够进行适当的工作定时的控制。

5、用于解决问题的方案

6、本发明涉及一种层叠存储器，其层叠有多个存储器芯片，所述存储器芯片具有：存储器部，其包含多个存储器单元，且能够存储数据，所述存储器部具有在数据的读写中主要使用的正式存储器块和代替所述正式存储器块的缺陷存储器单元的备用存储器块；地址存储部，其对于层叠的两个以上的所述存储器芯片，将识别成为所述正式存储器块被所述备用存储器块代替的对象的所述存储器芯片的切片地址存储为被代替切片地址，并且将成为代替的对象的存储器地址存储为被代替存储器地址；比较部，其对表示访问请求目的地的所述切片地址以及所述存储器地址的请求地址与所述被代替切片地址以及所述被代替存储器地址进行比较；确定部，其基于比较结果，确定实际访问的所述存储器部，并且生成访问定时；定时控制部，其选择所生成的访问定时和从其他存储器芯片发送的访问定时的任一者，以所选择的访问定时来控制对所述存储器部的访问；以及执行部，其以所选择的访问定时，对所确定的所述存储器部执行读写。

7、此外，本发明涉及一种层叠存储器，其层叠有多个存储器芯片，所述存储器芯片分别具有：存储器部，其包含多个存储器单元，且能够存储数据；确定部，其生成对所述存储器部的访问定时；定时控制部，其选择所生成的所述访问定时和从其他存储器芯片发送的访问定时的任一者，以所选择的访问定时来控制访问；以及执行部，其以所选择的访问定时，执行读写。

8、此外，本发明涉及一种层叠存储器，其层叠有多个存储器芯片，所述存储器芯片分别具有：存储器部，其包含多个存储器单元，且能够存储数据，所述存储器部具有在数据的读写中主要使用的正式存储器块和代替所述正式存储器块的缺陷存储器单元的备用存储器块；地址存储部，其对于层叠的全部所述存储器芯片，其将识别成为所述正式存储器块被所述备用存储器块代替的对象的所述存储器芯片的切片地址存储为被代替切片地址，并且将成为代替的对象的存储器地址存储为被代替存储器地址；比较部，其对表示访问请求目的地的所述切片地址以及所述存储器地址的请求地址与所述被代替切片地址以及所述被代替存储器地址进行比较；确定部，其基于比较结果，确定实际访问的所述存储器部；以及执行部，其对所确定的所述存储器部执行读写。

9、此外，优选的是，所述定时控制部基于从其他的所述存储器芯片输出的访问目的地的切片地址，确定访问目的地切片。

10、此外，优选的是，所述定时控制部获取由其他的所述存储器芯片生成的定时作为来自外部的执行定时的指示。

11、此外，优选的是，所述比较部将表示是否使用自身的所述存储器芯片的所述正式存储器块或所述备用存储器块的信号作为比较结果而输出。

12、此外，优选的是，所述存储器芯片还具有：芯片识别信息存储部，其将作为识别自身的所述存储器芯片的切片地址的单个切片地址存储为芯片识别信息，所述比较部具有：芯片比较部，其比较所述单个切片地址是否与所述请求地址所包含的切片地址一致；和地址比较部，其比较所述请求地址是否与所述被代替地址一致，所述确定部基于比较结果，确定所述访问目的地地址。

13、此外，优选的是，所述正式存储器块和所述备用存储器块具有能够置换自身的缺陷存储器单元的冗余存储器单元。

14、此外，本发明涉及上述的层叠存储器的制造方法，包括：层叠工序，层叠包含多个所述存储器芯片的半导体晶圆；置换工序，用所述备用存储器块的存储器单元来置换在所层叠的所述半导体晶圆中包含的所述正式存储器块的缺陷存储器单元；以及单片化工序，在所述置换工序之后，将所层叠的所述存储器芯片单片化。

15、此外，优选的是，层叠存储器的制造方法在所述层叠工序之前还包括：布线层形成工序，在所层叠的全部的所述半导体晶圆之中，使用布线层决定构成主芯片的所述半导体晶圆，所述主芯片能够向所层叠的其他的所述存储器芯片发送访问请求和定时信号。

16、此外，优选的是，层叠存储器的制造方法在所述层叠工序之后且置换工序之前，还包括：主芯片决定工序，在所层叠的全部的所述半导体晶圆之中，决定构成主芯片的所述半导体晶圆，所述主芯片能够向所层叠的其他的所述存储器芯片发送指令信号和定时信号。

17、发明效果

18、根据本发明，能够提供一种层叠存储器及其制造方法，能够改善成品率，并且能够进行适当的工作定时的控制。

技术特征：

1.一种层叠存储器，其层叠有多个存储器芯片，

2.一种层叠存储器，其层叠有多个存储器芯片，

3.一种层叠存储器，其层叠有多个存储器芯片，

4.根据权利要求1或2所述的层叠存储器，其中，

5.根据权利要求1或2所述的层叠存储器，其中，

6.根据权利要求1或3所述的层叠存储器，其中，

7.根据权利要求1或3所述的层叠存储器，其中，

8.根据权利要求1或3所述的层叠存储器，其中，

9.一种层叠存储器的制造方法，制造权利要求1或3所述的层叠存储器，所述层叠存储器的制造方法包括：

10.根据权利要求9所述的层叠存储器的制造方法，其中，

11.根据权利要求9所述的层叠存储器的制造方法，其中，

技术总结本发明提供一种能够改善成品率并且控制适当的工作定时的层叠存储器及其制造方法。一种层叠存储器(1)，其层叠有多个存储器芯片，存储器芯片具有：存储器部(20)，其包含多个存储器单元且能够存储数据，存储器部具有在数据的读写中主要使用的正式存储器块(21)和代替正式存储器块(21)的缺陷存储器单元的备用存储器块(22)；地址存储部(30)，其对于层叠的两个以上的存储器芯片，将识别成为正式存储器块(21)被备用存储器块(22)代替的对象的存储器芯片的切片地址存储为被代替切片地址，并且将成为代替的对象的存储器地址存储为被代替存储器地址；比较部(50)，其比较表示访问请求目的地的切片地址以及存储器地址的请求地址与被代替地址；确定部(60)，其基于比较结果，确定实际访问的存储器部(20)，并且生成访问定时；定时控制部(80)，其选择所生成的访问定时和从其他存储器芯片发送的访问定时的任一者，以所选择的访问定时来控制对存储器部(20)的访问；以及执行部(70)，其以所选择的访问定时对所确定的存储器部(20)执行读写。技术研发人员：山田康利,小川尚记,元山裕二受保护的技术使用者：超极存储器股份有限公司技术研发日：技术公布日：2024/3/27