一种高密度存储阵列

本发明属于存储器和cmos混合集成电路，具体涉及一种高密度存储阵列。

背景技术：

1、现代社会信息数据量的迅速增多对现有存储器提出了更高的要求，当前的主流非易失存储器为基于nand结构flash，然而flash存储器具有操作电压高，按比例缩小困难等问题。为了应对预期的存储问题，多种非易失存储器被提出，如阻变存储器(rram)、相变存储器(pram)、磁阻存储器(mram)和铁电存储器(feram)等。

2、在多种新型非易失存储器中，二端非易失存储器因为其更高的理论密度与简单结构带来的较低工艺成本受到广泛地关注和研究。在实际应用中，二端存储器需要形成存储阵列来实现高密度结构与高速读写。目前已有的方法主要是通过组成通过晶体管选通，形成一晶体管-一存储器(1t1r)阵列。图1展示了一种由1t1r存储单元组成的阵列，该阵列可以视作由101所示的1t1r存储单元在横、纵方向排列而成，每个存储单元由一个选通晶体管n与存储器件r组成。读取时通过wl信号能够打开对应列器件的晶体管，此时通过bl信号能够施加读电压并检测sl上对应的读电流即可读出相应存储器件的状态；写入时，通过在wl施加信号打开对应列的晶体管，随后通过在bl或sl上施加写电压即可将存储器件r写入到需要的阻值。

3、然而，图1所示的传统1t1r阵列的密度受到晶体管占用面积的限制，这主要受到102部分的限制，一方面，每个晶体管只了连接一个存储器件，另一方面，下方晶体管源端需要连接到源线sl，因此下方晶体管的源端与上方晶体管的漏端需要隔离，这带来了额外的面积开销。以上两个因素共同限制了存储阵列密度的进一步提升。因此，研究一种高密度存储阵列具有十分显著的意义。

技术实现思路

1、针对以上现有技术中存在的问题，本发明提出了一种高密度的二端存储器单元及阵列结构。

2、本发明的技术方案如下：

3、一种高密度存储阵列，其特征在于，该阵列由k个高密度存储单元平行排列构成，所述高密度存储单元包括选n个选通晶体管、n*m个二端存储器件、一条源线、一条字线和n*m条位线，其中，n个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、其栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，m个并联的二端存储器件为一组，共n组，对应n个选通晶体管，每组中，m个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至m条位线；所述高密度存储阵列的k个高密度存储单元间共用n*m条公共位线，即每个高密度存储单元的m*n条位线分别连接到m*n条公共位线，所述高密度存储阵列包括n*k个选通晶体管，n*m*k个二端存储器件，k条源线，k条字线，和n*m条位线。

4、进一步，所述二端存储器件具有至少两个可变的状态以存储数据，选用新型二端电阻型存储器：电阻随机访问存储器rram、自旋转移扭矩磁阻随机存取存储器stt-mram、相变存储器pram。

5、进一步，所述选通晶体管选用先进工艺节点mosfet。

6、进一步，所述k个高密度存储单元，k至少为2。

7、进一步，对所述高密度存储阵列进行读操作时，控制字线的电压开启需要读取的存储单元的n个选通晶体管，随后在对应的位线上施加读信号并读取对应源线电流即可读出存储器件的阻值状态；进行写操作时，控制字线的电压开启需要写入的存储单元的n个选通的晶体管，随后在位线或源线上施加写信号即可改变存储器件的阻值，从而将存储器件写入到所需状态。

8、本发明的技术效果如下：

9、本发明一种高密度存储阵列，适用于先进二端存储器件，如电阻随机访问存储器rram、自旋转移扭矩磁阻随机存取存储器(stt-mram)、相变存储器(pram)等。本发明将一个选通晶体管与多个存储器件相连接，并且通过利用选通晶体管之间相互串联的结构，消除了将选通晶体管连接至外部源线的面积开销。在存储密度上，本发明提出的高密度存储阵列比现有的1t1r阵列更大，有利于缩小存储单元的面积，提高存储阵列的集成密度，降低制造存储器的成本。

技术特征：

1.一种高密度存储阵列，其特征在于，该阵列由k个高密度存储单元平行排列构成，所述高密度存储单元包括选n个通晶体管、n*m个二端存储器件、一条源线、一条字线和n*m条位线，其中，n个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、其栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，m个并联的二端存储器件为一组，共n组，对应n个选通晶体管，每组中，m个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至m条位线；所述高密度存储阵列的k个高密度存储单元间共用n*m条公共位线，即每个高密度存储单元的m*n条位线分别连接到m*n条公共位线，所述高密度存储阵列包括n*k个选通晶体管，n*m*k个二端存储器件，k条源线，k条字线，和n*m条位线。

2.如权利要求1所述的一种高密度存储阵列，其特征在于，所述二端存储器件具有至少两个可变的状态以存储数据，选用新型二端电阻型存储器：电阻随机访问存储器rram、自旋转移扭矩磁阻随机存取存储器stt-mram、相变存储器pram。

3.如权利要求1所述的一种高密度存储阵列，其特征在于，所述选通晶体管选用先进工艺节点mosfet。

4.如权利要求1所述的一种高密度存储阵列，其特征在于，所述k个高密度存储单元，k至少为2。

5.如权利要求1所述的一种高密度存储阵列，其特征在于，对所述高密度存储阵列进行读操作时，控制字线的电压开启需要读取的存储单元的n个选通晶体管，随后在对应的位线上施加读信号并读取对应源线电流即可读出存储器件的阻值状态；进行写操作时，控制字线的电压开启需要写入的存储单元的n个选通的晶体管，随后在位线或源线上施加写信号即可改变存储器件的阻值，从而将存储器件写入到所需状态。

技术总结本发明一种高密度存储阵列，属于存储器和CMOS混合集成电路技术领域。该阵列由K个高密度存储单元平行排列构成，每个存储单元包括选N个通晶体管、N*M个二端存储器件、一条源线、一条字线和N*M条位线，N个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，M个并联的二端存储器件为一组，共N组对应N个选通晶体管，每组中，M个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至M条位线；所述阵列存储单元间共用N*M条位线。本发明缩小了存储单元的面积，提高了存储阵列集成密度，应用前景广阔。技术研发人员：王宗巍,杨宇航,蔡一茂,黄如受保护的技术使用者：北京大学技术研发日：技术公布日：2024/6/5