ZQ校准电路和ZQ校准方法与流程

本公开涉及一种zq校准电路，并且更具体地，涉及一种能够基于时钟信号的逻辑电平交替执行校准的zq校准电路和zq校准方法。

背景技术：

1、随着对高容量存储器需求的增加，提供了多芯片封装，其中，通过不同通道独立操作的多个存储器芯片(或管芯)安装在一个封装内。在多芯片封装通道中，每个存储器芯片在用于传输对应的存储器芯片的命令、地址和数据的信号线上执行zq校准操作。在这种情况下，zq校准操作需要执行与安装的存储器芯片的数量一样多的次数。

2、然而，由于zq校准操作执行与安装在多芯片封装中的多个存储器芯片对应的多个次数，可能有必要向其相应的存储器芯片顺序地输入zq校准命令，并且等待直到基于对应的存储器芯片的zq校准命令的zq校准操作被顺序地执行。因此，zq校准操作经过的时间可能太长。

技术实现思路

1、提供了一种zq校准电路和一种zq校准方法，用于基于时钟信号的逻辑电平执行zq校准，从而减少校准操作所经过的时间。

2、根据本公开的一个方面，zq校准电路包括：第一校准电路；以及与第一校准电路共享第一zq电压的第二校准电路，其中，第一zq电压从连接到外部电阻器的zq焊盘生成，并且其中，第一校准电路包括：第一比较器，被配置为通过比较第一zq电压和第一参考电压来生成第一计数信号；第二比较器，被配置为通过比较第一zq电压和第二参考电压来生成第二计数信号；第一上拉计数器，被配置为基于第一计数信号、第二计数信号中的至少一个和第一计数使能信号对第一上拉码进行计数；第一上拉驱动器，被配置为基于第一上拉码上拉驱动第一zq电压；以及第一开关，通过基于时钟信号的第一逻辑电平导通来将第一上拉计数器和第一上拉驱动器电互连，并且其中，第二校准电路包括：第三比较器，被配置为通过比较第一zq电压和第三参考电压来生成第一计数信号；第四比较器，被配置为通过比较第一zq电压和第四参考电压来生成第二计数信号；第二上拉计数器，被配置为基于第一计数信号、第二计数信号中的至少一个和第二计数使能信号对第二上拉码进行计数；第二上拉驱动器，被配置为基于第二上拉码上拉驱动第一zq电压；以及第二开关，连接到第二上拉计数器，并基于时钟信号的第二逻辑电平导通以将第二上拉计数器和第二上拉驱动器电互连。

3、根据本公开的另一方面，zq校准电路包括：第一校准电路；以及第二校准电路，其中，第一校准电路包括：第一比较器，被配置为通过比较第一zq电压和第一参考电压来生成第一计数信号；第二比较器，被配置为通过比较第一zq电压和第二参考电压来生成第二计数信号；第一上拉计数器，被配置为基于第一计数信号、第二计数信号中的至少一个和第一计数使能信号对第一上拉码进行计数；第一上拉驱动器，被配置为基于第一上拉码上拉驱动第一zq电压；第一开关，通过基于时钟信号的第一逻辑电平导通来将第一上拉计数器和第一上拉驱动器电互连；第三比较器，被配置为通过比较不同于第一zq电压的第二zq电压和第一参考电压来生成第三计数信号；第四比较器，被配置为通过比较第二zq电压和第二参考电压来生成第四计数信号；第一下拉计数器，被配置为基于第三计数信号、第四计数信号中的至少一个和第一计数使能信号对第一下拉码进行计数；以及第一下拉驱动器，被配置为基于第一下拉码下拉驱动第二zq电压。

4、根据本公开的另一方面，zq校准方法包括：通过比较第一zq电压与第一参考电压来生成第一计数信号；通过比较第一zq电压和第二参考电压来生成第二计数信号；基于第一计数信号、第二计数信号中的至少一个和第一计数使能信号对第一上拉码进行计数；基于时钟信号的第一逻辑电平来导通第一开关以及关断第二开关；以及基于第一上拉码上拉驱动第一zq电压。

技术特征：

1.一种zq校准电路，包括：

2.根据权利要求1所述的zq校准电路，其中，基于所述时钟信号的逻辑电平，第一开关和第二开关彼此互补。

3.根据权利要求1所述的zq校准电路，其中，第一校准电路还包括：

4.根据权利要求3所述的zq校准电路，其中，第一上拉驱动器被配置为输出第一信号，

5.根据权利要求4所述的zq校准电路，其中，第一参考电压的电平高于第二参考电压的电平，以及

6.根据权利要求4所述的zq校准电路，其中，基于低于或等于第一参考电压的电平并且等于或高于第二参考电压的电平的第二zq电压的电平，第二信号处于逻辑高电平。

7.根据权利要求4所述的zq校准电路，其中，基于处于逻辑高电平的第一信号和第二信号，第一完成信号处于逻辑高电平。

8.根据权利要求4所述的zq校准电路，其中，第三参考电压的电平高于第四参考电压的电平，以及

9.根据权利要求4所述的zq校准电路，其中，第三参考电压的电平高于第四参考电压的电平，并且，

10.根据权利要求4所述的zq校准电路，其中，基于处于逻辑高电平的第三信号和第四信号，第二完成信号处于逻辑高电平。

11.一种zq校准电路，包括：

12.根据权利要求11所述的zq校准电路，其中，第二校准电路包括：

13.根据权利要求12所述的zq校准电路，其中，第一上拉驱动器被配置为输出第一信号，以及第一下拉驱动器被配置为输出第二信号。

14.根据权利要求12所述的zq校准电路，其中，第二上拉驱动器被配置为输出第三信号，以及

15.根据权利要求13所述的zq校准电路，其中，第一参考电压的电平高于第二参考电压的电平，

16.根据权利要求14所述的zq校准电路，其中，第三参考电压的电平高于第四参考电压的电平，

17.一种zq校准方法，包括：

18.根据权利要求17所述的zq校准方法，还包括：

19.根据权利要求18所述的zq校准方法，还包括：

20.根据权利要求19所述的zq校准方法，还包括：

技术总结提供了一种ZQ校准电路和ZQ校准方法。ZQ校准电路包括：第一校准电路；以及与第一校准电路共享第一ZQ电压的第二校准电路，其中，第一ZQ电压是从连接到外部电阻器的ZQ焊盘生成的。第一校准电路包括：第一比较器；第二比较器；第一上拉计数器；第一上拉驱动器；以及与第一上拉计数器电互连的第一开关。第二校准电路包括：第三比较器；第四比较器；第二上拉计数器；第二上拉驱动器；以及第二开关，连接到第二上拉计数器，并基于时钟信号的第二逻辑电平导通，以将第二上拉计数器和第二上拉驱动器电互连。技术研发人员：李凡秀,赵荣泽受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/4