一种非易失性1.5T浮栅型FLASH存储器

本发明属于高端存储器，具体涉及一种非易失性1.5t浮栅型flash存储器。

背景技术：

1、近年来，嵌入式存储器技术随着消费电子、工业电子和汽车电子等领域的发展而不断进化和革新，其中，嵌入式sram和嵌入式闪存在市场上占据主导地位。嵌入式闪存同时具有可编程性、非易失性和片上嵌入性，可提供代码和数据存储、备份存储、系统启动以及信息存储等功能。将嵌入式闪存集成到微控制器(mcu)产品中实现其可编程性，可以降低系统开发的总成本和时间并革新供应链。这样的系统级设计主要包括：存储单元、硬宏的存储阵列及外围电路和软宏的系统性设计。

2、目前，对于汽车mcu应用来说，嵌入式闪存需要稳健的质量和可靠性，在恶劣的温度条件下具有零失效率，这样的高可靠度要求决定了nor flash是车载mcu的最优选择。本发明依托55nm cmos量产平台开展，采用新型分裂栅浮栅结构，考虑了逻辑兼容、功耗、成本、可靠性、工艺可控性、内存密度和芯片尺寸，使nor flash适用于汽车mcu中代码存储和参数设置。

3、在系统级设计中存储单元决定了总的电学性能及数据可靠性。在汽车mcu中具有市场竞争力的器件存储单元应该体现以下优势：(1)单次较低读取电压(vdd)；(2)读取模式、编程/擦除模式下低功耗；(3)高可靠性。耐擦写能力≥100k，数据保持能力≥10年@125℃；(4)与逻辑兼容；(5)单元尺寸小，所需掩模版数量较少；

4、在嵌入式存储器中，nor flash属于利基型存储，2006年之后其市场曾随着功能手机的消亡而逐步萎缩，直至2015年之前市场空间一路下行。自2018年开始凭借着其“芯片内执行”的特点在物联网、可穿戴设备、5g、车载等领域广泛应用，市场规模逐步恢复。在下游领域应用的推动下，nor flash市场重拾增势，进入新的增长期。综上，norflash的市场空间下行已成为历史，新兴领域的发展正为nor flash带来新的机遇。具有更大存储空间、更低运行功耗、更快的擦写、读取速度、更长的数据保持时间、更强的耐擦写能力、更强的抗干扰能力集于一身的存储器是目前的研究目标。

5、随着集成电路的发展，基于冯诺依曼架构的计算机体系的极限处理速度越来越受存储器读取带宽和传输延迟等限制，存储器数据访问速度跟不上cpu的数据处理速度，导致了存储墙问题越来越严重。嵌入式闪存在汽车mcu的应用中往往要求：低功耗和低电压操作、汽车级可靠性、足够的工作带宽、工艺可靠性、cmos逻辑兼容、较高的安全标准。上述综合性能要求对于嵌入式闪存技术而言是极具挑战的。

技术实现思路

1、为了解决现有技术中存在的问题，本发明提供一种非易失性1.5t浮栅型flash存储器及其制造方法，可以实现高密度、高可靠性、低功耗和高操作效率的代码存储。

2、本发明提供了一种新型1.5t浮栅型flash存储器，包括衬底，选通晶体管，用于编程操作功能区域，用于擦除操作功能区域和源、漏极区；

3、所述选通晶体管制造在所述衬底上，其包括底部介电层，选择栅极和顶部介电层；所述选择栅极位于所述底部介电层与所述顶部介电层之间；

4、所述用于编程操作功能区域制造在所述底部介电层与所述顶部介电层之间，其包括第一栅间介电层、浮置栅极、第二栅间介电层和控制栅极；

5、所述第一栅间介电层位于所述选择栅极单侧侧壁，所述浮置栅极位于所述第一栅间介电层的远离所述选择栅极侧，所述第二栅间介电层位于所述浮置栅极的远离所述选择栅极侧，所述控制栅极位于所述第二栅间介电层的远离所述选择栅极侧；

6、所述浮置栅极将所述第二栅间介电层半包覆，所述第二栅间介电层将所述控制栅极半包覆；

7、所述用于擦除操作功能区域包括擦除栅、浮置栅极和顶部介电层；所述浮置栅极头部被顶部介电层和擦除栅极包覆；

8、作为优选，所述底部介电层厚度介于20-150埃之间，所述顶部介电层厚度介于100-200埃之间；第二介电层厚度介于100-150埃之间；

9、作为优选，所述选择栅极、浮置栅极、控制栅极、擦除栅的材质为多晶硅；底部介电层、顶部介电层的材质为氧化硅；第一栅间介电层、第二栅间介电层的材质为氧化硅-氮化硅-氧化硅；衬底的材质为硅；

10、作为优选，所述浮置栅极的顶部尖角角度为30-60度；

11、作为优选，所述源极区与漏极区分别设置于所述衬底内的两侧，其中所述源极区靠近所述控制栅极，所述漏极区靠近所述选择栅极；

12、作为优选，所述浮置栅极、第二栅间介电层均为l型结构，所述浮置栅极的与所述顶部介电层端头部具有尖角，且尖角被顶部介电层和擦除栅极包覆；更为具体，所述浮置栅极尖角与衬底的距离大于所述选择栅极靠近顶部介电层侧与衬底的距离；所述选择栅极靠近顶部介电层侧与衬底的距离与所述控制栅极与衬底的距离；所述浮置栅极靠近所述选择栅极侧高度大于所述浮置栅极靠近所述控制栅极侧高度；

13、作为优选，存储器在编程操作时，选择栅极施加1v电压，源极为4.5v脉冲电压，衬底为0v电压，此时压差产生横向电场使电子加速运动成为热电子；漏极电压为0.3v电压，控制栅和擦除栅同时施加7-8v脉冲电压，此时纵向偏置电压将热电子从源极一侧拉入浮置栅极；经过8-10μs编程时间，沟道热载流子在横向和纵向电场作用下从源极一侧被拉入浮置栅极中；

14、存储器在擦除操作时，擦除栅施加8-12v脉冲高电压，选择栅极、源极、衬底、漏极、控制栅极同时为0v电压，此时在擦除栅极强电场的作用下将浮置栅极中电子拉出；经过2-8ms擦除时间，浮置栅极中的电子在尖端电场集中的区域被拉入擦除栅，实现按块擦除；

15、存储器在读取操作时，选择栅极施加1-1.5v开启电压，源极和衬底为0v电压，漏极电压＜0.8v，控制栅极和擦除栅同时为1.2-1.5v电压；

16、更为具体地，存储器在编程、擦除状态下的电流分别为id0、id1，其中id0<id1。

17、本发明还提供了一种新型1.5t浮栅型flash存储器的制造方法，包括下列步骤：

18、步骤一:选择栅氧化层、选择栅和侧墙的生长。经过薄膜沉积、离子注入、光刻和刻蚀工艺，最终得到氧化层厚度20-150埃、选择栅厚度为1000埃，氮化硅侧墙的厚度为130埃。

19、步骤二:ono电介质层、浮栅、氮化硅阻挡层和源极区的制备。经过ono和浮栅poly沉积、离子注入、薄膜沉积、光刻、刻蚀和离子注入，最终形成约100埃ono电介质层、200埃“l型”浮栅poly和氮化硅阻挡层。对源极区进行5e14,20kev的as注入并进行950℃退火激活。

20、步骤三:ono电介质层、控制栅的制备。经过移除氮化硅、ono和控制栅poly薄膜沉积、离子注入、刻蚀和退火修复工艺，最终得到110埃ono电介质层、与选择栅高度齐平的控制栅poly层。此时的浮栅尖端高于控制栅和选择栅。

21、步骤四:氧化层和擦除栅的生成。经过薄膜沉积、光刻和刻蚀工艺生成100埃氧化层和500埃擦除栅poly。

22、步骤五:ldd、漏极区、氮化硅侧墙、存储单元主体结构形成。通过氧化物薄膜沉积、光刻、刻蚀、ldd离子注入(分三次)、氮化硅侧墙沉积、漏极区离子注入(分三次)和退火激活形成存储单元的主体结构。

23、步骤六:接触互连等工艺同常规工艺。

24、与现有技术相比，本发明所达到的有益效果：

25、本发明提出浮置栅极顶部尖角被擦除栅包裹，ecr理论值为0.05，具有较低的擦除电压，顶部尖角处集中的电场使其具备高效率擦除。本发明浮置栅极采用“l型”，其和控制栅重叠面积大，cgr约为0.55～0.6，擦除效率高。

26、本发明储存器的制备流程可先做sg，sg的栅氧厚度较薄，实现1.5v的较低的vdd，实现低功耗的读取。综上，本发明新型浮栅型存储器具有高密度、高效低功耗以及高可靠性等优点。