一种功率半导体器件

本发明属于功率半导体器件，具体涉及一种功率半导体器件。

背景技术：

1、ldmos器件常用于ac-dc、dc-dc、高压栅驱动和led照明等功率集成电路，通常ldmos在满足高耐压的同时还需要低的导通电阻。在一些车载、军用、航空等应用领域中，对ldmos器件的参数可靠性有较高的要求，需要ldmos器件在使用过程中参数的漂移控制在很低的水平。

2、对于传统的ldmos器件，由于不存在工艺措施或者结构措施降低器件的整体电场分布，器件的可靠性得不到保障。针对该问题，为了提高传统ldmos器件的抗热载流子注入的能力，通过在传统功率半导体器件漂移区内的热载流子薄弱点注入额外的p型区域，将多数载流子的流通路径推离硅和二氧化硅界面，降低了载流子在该薄弱点处从电场中获得的能量，从而降低了载流子在该薄弱点的注入概率，提高了功率半导体器件的可靠性。本发明可以显著地降低功率半导体器件在开态应力、不同栅压下器件参数的退化。

技术实现思路

1、本发明目的在于提供一种抗热载流子注入的功率半导体器件。所述功率半导体器件的第一导电类型漂移区内的热载流子薄弱点通过离子注入额外的第二导电类型区域，提高了器件的抗热载流子注入能力。与传统ldmos结构相比，本发明中多数载流子的流通路径被推离硅和二氧化硅界面，降低了载流子在该薄弱点处从电场中获得的能量，从而降低了载流子在该薄弱点的注入概率，提高了功率半导体器件的可靠性。综上所述本发明本发明可以显著地降低功率半导体器件在开态应力、不同栅压下器件参数的退化，实现了具有高可靠性、抗热载流子注入的ldmos器件。

2、为实现上述发明目的，本发明技术方案如下：

3、一种功率半导体器件，包括第二导电类型衬底9、位于第二导电类型衬底9上方的第二导电类型外延4、位于第二导电类型外延4中的第二导电类型阱区3，位于第二导电类型外延4中的第一导电类型阱区5，第一导电类型重掺杂接触区1和第二导电类型重掺杂接触区2相邻并均位于第二导电类型阱区3表面，另一处第一导电类型重掺杂接触区1位于第一导电类型阱区5右侧表面，栅氧化层10位于第二导电类型阱区3和第一导电类型阱区5上方，多晶硅栅极14位于栅氧化层10上方，介质氧化层13位于第一导电类型阱区5表面，第一导电类型重掺杂接触区1、第二导电类型重掺杂接触区2通过源极金属11短接，漏极金属12与位于第一导电类型阱区5右侧表面的第一导电类型重掺杂接触区1相连，第一导电类型阱区5表面、介质氧化层13左侧下拐角处设有第二导电类型区a6。

4、作为优选方式，第一导电类型阱区5表面、第二导电类型区a6右侧的多晶硅栅极14右侧末端处设有第二导电类型区b7。

5、作为优选方式，第一导电类型阱区5表面、第二导电类型区a6右侧的源极金属11右侧末端处设有第二导电类型区c8。

6、作为优选方式，位于第一导电类型阱区5表面的第二导电类型区在一处或者多处单独或者同时形成。

7、作为优选方式，所述第二导电类型区为一次或者多次离子注入形成。

8、作为优选方式，所述第二导电类型区6为多次离子注入形成时，第一型掺杂区由多次能量和剂量相同或者不同的离子注入形成；

9、作为优选方式，所述第二导电类型区由不同的离子注入形成，或硼离子、或bf2离子。

10、作为优选方式，抗热载流子注入方法应用于多重resurf结构及其他功率ldmos器件的变体。所有和ldmos相关的结构都可以采用本器件中提供的方法，不论是控制栅变体，还是金属场板变体，或者隔离结构变体，都是ldmos。

11、作为优选方式，器件的隔离结构是sti隔离或者locos隔离；

12、作为优选方式，第二导电类型衬底是体硅衬底或者soi衬底。

13、本发明的有益效果为：本发明通过在传统功率半导体器件第一导电类型漂移区内的热载流子薄弱点注入额外的第二导电类型区域，将多数载流子的流通路径推离硅和二氧化硅界面，降低了载流子在该薄弱点处从电场中获得的能量，从而降低了载流子在该薄弱点的注入概率，提高了功率半导体器件的可靠性。因此，本发明可以显著地降低功率半导体器件在开态应力、不同栅压下器件参数的退化。

技术特征：

1.一种功率半导体器件，其特征在于：包括第二导电类型衬底(9)、位于第二导电类型衬底(9)上方的第二导电类型外延(4)、位于第二导电类型外延(4)中的第二导电类型阱区(3)，位于第二导电类型外延(4)中的第一导电类型阱区(5)，第一导电类型重掺杂接触区(1)和第二导电类型重掺杂接触区(2)相邻并均位于第二导电类型阱区(3)表面，另一处第一导电类型重掺杂接触区(1)位于第一导电类型阱区(5)右侧表面，栅氧化层(10)位于第二导电类型阱区(3)和第一导电类型阱区(5)上方，多晶硅栅极(14)位于栅氧化层(10)上方，介质氧化层(13)位于第一导电类型阱区(5)表面，第一导电类型重掺杂接触区(1)、第二导电类型重掺杂接触区(2)通过源极金属(11)短接，漏极金属(12)与位于第一导电类型阱区(5)右侧表面的第一导电类型重掺杂接触区(1)相连，第一导电类型阱区(5)表面、介质氧化层(13)左侧下拐角处设有第二导电类型区a(6)。

2.根据权利要求1所述的一种功率半导体器件，其特征在于：第一导电类型阱区(5)表面、第二导电类型区a(6)右侧的多晶硅栅极(14)右侧末端处设有第二导电类型区b(7)。

3.根据权利要求1所述的一种功率半导体器件，其特征在于：第一导电类型阱区(5)表面、第二导电类型区a(6)右侧的源极金属(11)右侧末端处设有第二导电类型区c(8)。

4.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：位于第一导电类型阱区(5)表面的第二导电类型区在一处或者多处单独或者同时形成。

5.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：所述第二导电类型区为一次或者多次离子注入形成。

6.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：所述第二导电类型区(6)为多次离子注入形成时，第一型掺杂区由多次能量和剂量相同或者不同的离子注入形成。

7.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：所述第二导电类型区由不同的离子注入形成，或硼离子、或bf2离子。

8.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：抗热载流子注入方法应用于多重resurf结构。

9.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：器件的隔离结构是sti隔离或者locos隔离。

10.根据权利要求1至3任意一项所述的一种功率半导体器件，其特征在于：第二导电类型衬底是体硅衬底或者soi衬底。

技术总结本发明提供一种功率半导体器件，包括第二导电类型衬底、第二导电类型外延、第一导电类型阱区、第二导电类型阱区、第一导电类型重掺杂接触区、第二导电类型重掺杂接触区、栅氧化层、多晶硅栅极、介质氧化层、金属漏极、金属源极。本发明通过在传统功率半导体器件漂移区内的热载流子薄弱点注入额外的第二导电类型区，将多数载流子的流通路径推离硅与二氧化硅界面，降低了载流子在该薄弱点处从电场中获得的能量，从而降低了热载流子在该薄弱点的注入概率，提高了功率半导体器件的可靠性。本发明可以显著地降低功率半导体器件在开态应力、不同栅压下器件参数的退化。技术研发人员：乔明,刘文良,龙行锐,黎奕辰,王嘉璐,张波受保护的技术使用者：电子科技大学广东电子信息工程研究院技术研发日：技术公布日：2024/8/27