一种采用负性光刻胶的二极管GPP芯片套刻多重光刻方法与流程

本发明属于半导体芯片制造领域，具体涉及一种采用负性光刻胶的二极管gpp芯片套刻多重光刻方法。

背景技术：

1、二极管是一种电子电路中常用的半导体元器件，二极管最重要的特性就是单方向导电性。在电路中，电流只能从二极管的正极流入，负极流出。而二极管在选型的时候拥有非常多的选择性，其中最重要的几个参数之中就又正向压降和正向浪涌电流两个参数。

2、当二极管处于正向工作状态中，电流通过二极管后会产生正向压降vf。正向压降是指在规定的正向电流下，二极管的正向电压降，是二极管能够导通的正向最低电压，如普通硅二极管的正向压降在中等电流水平下，约0.9～1v，大功率或快恢复的硅二极管的正向压降往往达到1～2v。很多情况下，电路瞬间接通的瞬间，会有一个瞬时通过二极管的大电流，这种电流称为浪涌电流ifsm。这类电流通常会远大于二极管持续正向工作时的电流(一般在30倍以上)。可以看出，在二极管选型时，同等工作条件下的正向压降vf越低越好，而浪涌电流ifsm则是越高越好。根据正向电压关系公式同样一款二极管产品中，其芯片内部结构中缓变结突变结包括复合中心的浓度基本相似，并且芯片实际的大小也在封装前就已经决定。因此，其成品正向压降vf和浪涌电流ifsm值的范围已经被固定。若要在范围内达到最优，即正向压降vf最低，浪涌电流ifsm最大，其决定性因素就在于芯片金属化台面尺寸的设计。

3、金属化台面，即焊接引线孔台面，让半导体与金属形成欧姆接触层，同时金属层也更利于焊接。所谓欧姆接触就是当半导体与金属接触时，多会形成势垒层，但当半导体掺杂浓度很高时，电子可借隧道效应穿过势垒，从而形成低阻值的欧姆接触。而欧姆接触对半导体器件非常重要，形成良好的欧姆接触更有利于电流的输入和输出。所以金属化台面的尺寸在芯片封装后直接决定了正向压降vf和浪涌电流ifsm的实际值。如图1所示，a为芯片尺寸，b为金属化台面尺寸，c为芯片厚度，d为gpp保护层厚度，每一款产品都是固定的。而实际能改善参数的因素在于b金属化台面的大小。

4、不同的产品其高浓度硼结深xj(p+)不同，其芯片的开槽深度会有差异，因此台面大小b需要调整到合适的值才能将正向压降vf和浪涌电流ifsm的参数优化到最好。但是由于湿法刻蚀的局限性，每一颗芯片的台面尺寸都略有不同，故现在只能采用一个最优的固定值来针对同一个系列的产品优化其台面尺寸，如下表1所示：

5、表1：以s110为例，产品达到最优值需要的金属化台面b的大小

6、 产品型号 xj(p+)深度(um) 金属化台面b(mil) 中低压p型tvs二极管 50+ 94mil 中低压n型tvs二极管 50+ 92mil 超快恢复二极管 90+ 90mil 高效恢复二极管 100+ 88mil 快恢复二极管 110+ 86mil 高压整流二极管 120+ 82mil

7、仅该为例的这一款s110型号，在实际生产中，便需要配置6种不同的套刻用光刻版以便产品参数达到最优值。实际面对生产时遇到几十种不同的型号规格，其需要的光刻版数量更加惊人，成本巨大。

8、因此，如果能够针对不同台面尺寸的二极管gpp芯片套刻工艺，设计一种通用可调套刻尺寸的光刻解决方案，可以极大地降低成本，并且更进一步优化器件的性能。

技术实现思路

1、本发明的目的在于解决现有技术中传统套刻方案难以灵活调整二极管gpp芯片的台面尺寸的问题，并提供一种采用负性光刻胶的二极管gpp芯片套刻多重光刻方法。

2、本发明所采用的具体技术方案如下：

3、一种采用负性光刻胶的二极管gpp芯片套刻多重光刻方法，其用于在二极管gpp芯片生产中对完成玻璃钝化后的二极管芯片待套刻表面进行套刻，获得套刻窗口，该方法包括：

4、s1、使用负性光刻胶对二极管芯片的待套刻表面进行匀胶，且匀胶厚度需支持多重光刻；

5、s2、在匀胶后的二极管芯片基础上，将套刻版进行对版后通过多重光刻的方式进行套刻，所述套刻版中矩形的不透光掩膜窗口尺寸大于矩形的目标金属化台面尺寸；其中所述多重光刻时，以目标金属化台面的中心点为基准点，选择目标金属化台面中经过基准点的一条矩形对角线，首先将所述套刻版从基准点朝向所述矩形对角线的一个方向偏移至第一定位点，再执行第一重光刻，然后将所述套刻版从基准点朝向所述矩形对角线的另一个方向偏移至第二定位点，再执行第二重光刻，在光刻胶层上获得与目标金属化台面尺寸相同的未曝光单元尺寸；所述第一定位点和第二定位点各自与所述基准点的x方向偏移量绝对值均为所述掩膜窗口与目标金属化台面尺寸的x方向尺寸差的一半，第一定位点和第二定位点各自与所述基准点的y方向偏移量绝对值均为所述掩膜窗口与目标金属化台面尺寸的y方向尺寸差的一半；所述套刻版中沿x方向的相邻不透光掩膜窗口之间的透光区域宽度不低于所述x方向偏移量绝对值，所述套刻版中沿y方向的相邻不透光掩膜窗口之间的透光区域宽度不低于所述y方向偏移量绝对值；

6、s3、对完成套刻后的二极管芯片进行显定影，去除未曝光负性光刻胶层，用于在后续工艺中通过湿法腐蚀在二极管芯片表面获得符合目标金属化台面尺寸的窗口。

7、作为优选，对待套刻表面进行匀胶时，光刻胶的膜厚不低于10um。

8、作为优选，对待套刻表面进行匀胶时，匀胶曲线中主匀胶段的转速需低于1000r/s。

9、作为优选，匀胶曲线中主匀胶段的转速分段控制为：第一段匀胶转速为200r/2s，第二段匀胶转速为800r/8s，第三段匀胶转速为1200r/2s。

10、作为优选，所述显定影采用双槽进行槽式显定影。

11、作为优选，采用双槽进行槽式显定影时，先在两个槽中各显影6分钟，再在两个槽中各定影1分钟。

12、作为优选，所述完成玻璃钝化后的二极管芯片为已形成pn结并经过一次光刻、一次蚀刻及玻璃钝化保护工艺后的二极管芯片。

13、作为优选，所述套刻版具有配套使用的一次光刻版，一次光刻版和套刻版上均具有方形的芯片掩膜单元；

14、所述一次光刻版上带有至少三个完全相同的坐标尺掩膜，三个坐标尺掩膜的中心不在同一直线上；每个坐标尺掩膜中包含一个带有坐标原点和多个方形环；不同方形环的中心均重合于坐标原点，但不同方形环的边长不同；所述一次光刻版中所有方形环的姿态方向均与芯片掩膜单元的姿态方向一致；

15、所述套刻版上带有与所述坐标尺掩膜数量相同且一一对应的定位标记掩膜，每个定位标记掩膜包括定位圆点以及中心重合于定位圆点的定位环；

16、所述一次光刻版中的芯片掩膜单元与所述套刻版中的芯片掩膜单元一一对应且中心均完全重合时，每个定位标记掩膜中的定位圆点刚好与对应的坐标尺掩膜中的坐标原点重合；

17、所述一次光刻版中芯片掩膜单元为透光材质区域，所述套刻版中的芯片掩膜单元为不透光材质区域。

18、作为优选，所述定位标记掩膜中的定位环为圆环。

19、作为优选，所述一次光刻版中，坐标尺掩膜共分为四组，分布于一次光刻板的东南西北四个方向，每组至少包含两个相邻的坐标尺掩膜。

20、本发明相对于现有技术而言，具有以下有益效果：

21、由于二极管生产过程中由于其pn接结深xj的深度不同，因此导致湿法蚀刻深度有很大的差异(70～180um)，因此其套刻台面大小存在非常大的差异。本发明基于负性光刻胶曝光后其高分子树脂处于交联状态的原理，采用套刻设计的光刻版，进行互相交叠的多重曝光，可自由调整获得的目标金属化台面(即焊接引线孔台面)。本发明可进一步针对客户的需求及工艺方式方法，来调整套刻的效果即焊接引线孔的大小，从而调整产品的过流能力使得一些台面大小影响的参数(如正向压降，正向浪涌等)与封装端的性能需求及工艺能力、方式方法相匹配。此外，本发明能用同一种光刻版完成大小不同台面尺寸需求的套刻，大大提高了光刻板的利用率，有效降低原材料的成本，进一步提高产品的经济效益。