MOSFET器件及其制备方法与流程

本技术涉及半导体，具体而言，涉及一种mosfet器件及其制备方法。

背景技术：

1、碳化硅（sic）材料具有禁带宽度大、热导率高、击穿场强高、电子饱和漂移速度高等优点，特别适合制作大功率、高频、高温半导体功率器件，因此sic功率器件技术得到国内外众多半导体公司和研究机构的广泛关注，其中sic沟槽mosfet由于其导通电阻低、芯片面积小等优势成为研究热点之一。

2、在电力电子装置运行时，sic mosfet器件的体二极管常常作为续流二极管工作在第三象限即处于负向截止状态时，由于sic材料本身的禁带宽度高达3.26ev，导致该体二极管的开启电压非常高，使其作为续流二极管时的损耗大大增加。另外，在体二极管在长时间的正向导通后，其导通特性会发生退化，mosfet器件也会引起导通电阻和阻断能力的退化，并且，因为体二极管的反向恢复特性较差，在反向恢复过程中会产生相当大的电流尖峰和关断浪涌电压，导致器件的导通特性发生退化和损坏半导体器件。现有的技术中，mosfet通常采用外接整流元件如sbd的方式实现对器件反向传导时的保护，然而，外接sbd不仅会引入额外的面积、增大电路规模，增加模块的制造成本，还会引入更多寄生的电容电感。

技术实现思路

1、本技术提供一种mosfet器件及其制备方法，以解决现有技术中体二极管的mosfet器件导通特性发生退化导致半导体器件损坏和外接sbd增加成本的问题。

2、根据本技术的一个方面，提供了一种mosfet器件，包括衬底以及在所述衬底上层叠设置的外延层、第一注入区和源区，所述mosfet器件还包括：至少一组栅沟槽结构，所述栅沟槽结构依次贯穿所述源区和所述第一注入区并延伸至所述外延层中，各组所述栅沟槽结构包括第一栅沟槽结构和第二栅沟槽结构，其中，所述第一栅沟槽结构包括第一栅氧层、第一承压层和第一栅极，所述第一承压层设置在所述第一栅极的第一侧面和底部，所述第一栅氧层设置在所述第一栅极的与所述第一侧面相对的第二侧面，所述第二栅沟槽结构包括第二栅氧层、第二承压层和第二栅极，所述第二承压层设置在所述第二栅极的第三侧面和底部，所述第二栅氧层设置在所述第二栅极与所述第三侧面相对的第四侧面，所述第一栅氧层和所述第二栅氧层分别与所述外延层、所述第一注入区和所述源区接触；整流结构，所述整流结构位于所述第一栅沟槽结构和所述第二栅沟槽结构之间，所述整流结构包括连接部和外延区域，所述外延区域与所述连接部形成电学连接，所述外延区域为位于所述第一栅沟槽结构和所述第二栅沟槽结构之间且与所述第一承压层和所述第二承压层接触的所述外延层的一部分。

3、可选地，所述整流结构还包括多个第二注入区，所述第二注入区与所述连接部形成电学连接，所述外延区域位于任意两个相邻的所述第二注入区之间且与两个所述第二注入区接触，所述第二注入区的掺杂类型与所述外延层的掺杂类型不同。

4、可选地，所述整流结构还包括至少一个第三注入区和多个第四注入区，所述第三注入区和所述第四注入区位于所述外延区域中且与所述连接部接触，所述第三注入区位于相邻的所述第四注入区之间，所述外延区域位于相邻的所述第三注入区和所述第四注入区之间和相邻的所述第四注入区和所述第四注入区之间，所述第三注入区在第一方向上的长度大于所述第四注入区在第一方向上的长度，其中，所述第一方向为垂直于所述第一侧面的方向；所述第三注入区和所述第四注入区的掺杂类型与所述外延层的掺杂类型不同。

5、可选地，所述整流结构还包括在所述外延层上层叠设置的子注入区和第一重掺杂区，其中，所述子注入区为位于所述第一栅沟槽结构和所述第二栅沟槽结构之间且与所述第一承压层和所述第二承压层接触的所述第一注入区的一部分，所述第一重掺杂区的掺杂浓度大于所述子注入区的掺杂浓度，所述子注入区和第一重掺杂区分别与所述第一承压层和所述第二承压层接触，所述第一重掺杂区与所述连接部接触，所述子注入区和所述第一重掺杂区的掺杂类型与所述外延层的掺杂类型不同。

6、可选地，所述第一承压层包括与所述第一栅极底面接触的第一区域以及与所述第一侧面接触的第二区域，所述第一区域在垂直于所述第一栅极底面的方向上的最小厚度为第一厚度，所述第二区域沿第一方向的最小厚度为第二厚度，所述第一栅氧层沿所述第一方向的最大厚度为第三厚度，所述第一厚度和/或所述第二厚度大于所述第三厚度，其中，所述第一方向为垂直于所述第一侧面的方向；所述第二承压层包括与所述第二栅极底面接触的第三区域以及与所述第三侧面接触的第四区域，所述第三区域在垂直于所述第二栅极底面的方向上的最小厚度为第四厚度，所述第四区域沿第一方向a的最小厚度为第五厚度，所述第二栅氧层沿所述第一方向的最大厚度为第六厚度，所述第四厚度和/或所述第五厚度大于所述第六厚度；所述第一栅沟槽结构与所述第二栅沟槽结构对称设置。

7、可选地，所述第一承压层和所述第二承压层的材料包括氧化绝缘材料和/或高k介质材料。

8、可选地，所述连接部在垂直于所述衬底的方向上包括至少一层导电材料。

9、根据本技术的另一个方面，提供了一种mosfet器件的制备方法，包括以下步骤：提供衬底；在所述衬底上依次形成外延层、第一注入区和源区；形成至少一组依次贯穿所述源区和所述第一注入区并延伸至所述外延层中的栅沟槽结构，各组所述栅沟槽结构包括第一栅沟槽结构、第二栅沟槽结构，其中：所述第一栅沟槽结构包括第一栅氧层、第一承压层和第一栅极，所述第一承压层设置在所述第一栅极的第一侧面和底部，所述第一栅氧层设置在所述第一栅极的与所述第一侧面相对的第二侧面；所述第二栅沟槽结构包括第二栅氧层、第二承压层和第二栅极，所述第二承压层设置在所述第二栅极的第三侧面和底部，所述第二栅氧层设置在所述第二栅极与所述第三侧面相对的第四侧面；所述第一栅氧层和所述第二栅氧层分别与所述外延层、所述第一注入区和所述源区接触；形成整流结构，上述整流结构位于上述第一栅沟槽结构和上述第二栅沟槽结构之间，上述整流结构包括连接部和外延区域，上述外延区域与上述连接部形成电学连接，上述外延区域为位于上述第一栅沟槽结构和上述第二栅沟槽结构之间且与上述第一承压层和上述第二承压层接触的上述外延层的一部分。

10、可选地，形成所述栅沟槽结构的步骤包括：采用刻蚀工艺在所述源区与所述外延层的交接处形成第一沟槽和第二沟槽；在所述第一沟槽和所述第二沟槽中填充绝缘材料并进行刻蚀形成第一承压层和第二承压层，在所述第一沟槽中除所述第一承压的区域为第三沟槽，在所述第二沟槽中除所述第二承压的区域为第四沟槽，所述第三沟槽具有相对第一侧壁的第二侧壁，所述第四沟槽具有相对第三侧壁的第四侧壁，所述第一侧壁设置在所述第三沟槽背离所述第二栅沟槽结构的一端，所述第三侧壁设置在所述第四沟槽背离所述第一栅沟槽结构的一端，所述第一侧壁暴露出所述源区和所述外延层，所述第三侧壁暴露出所述源区和所述外延层，所述第二侧壁暴露出所述第一承压层，所述第四侧壁暴露出所述第二承压层；采用氧化工艺在所述第一侧壁上形成所述第一栅氧层和在所述第三侧壁上形成所述第二栅氧层；在所述第三沟槽中沉积栅极材料形成第一栅极，所述第一栅极与所述第一栅氧层接触，在所述第四沟槽中沉积栅极材料形成第二栅极，所述第二栅极与所述第二栅氧层接触。

11、可选地，形成整流结构的步骤包括：采用沉积工艺在位于所述第一栅沟槽结构和所述第二栅沟槽结构之间的所述外延区域的表面上形成绝缘介质层；采用刻蚀工艺在所述绝缘介质层中形成贯穿至所述外延区域的接触孔；采用沉积工艺填充所述接触孔形成连接部。

12、应用本技术的技术方案，提供一种mosfet器件，该器件包括至少一组栅沟槽结构，栅沟槽结构依次贯穿源区和第一注入区并延伸至外延层中，各组栅沟槽结构包括第一栅沟槽结构、第二栅沟槽结构，第一栅沟槽结构包括第一栅氧层、第一承压层和第一栅极，第一承压层设置在第一栅极的第一侧面和底部，第一栅氧层设置在第一栅极的与第一侧面相对的第二侧面；第二栅沟槽结构包括第二栅氧层、第二承压层和第二栅极，第二承压层设置在第二栅极的第三侧面和底部，第二栅氧层设置在第二栅极与第三侧面相对的第四侧面；第一栅氧层和第二栅氧层分别与外延层、第一注入区和源区接触；部分外延层位于第一栅沟槽结构和第二栅沟槽结构之间，通过金属与外延层的直接接触形成肖特基势垒，在沟槽之间集成了整流结构，如肖特基势垒二极管（sbd）、结势垒肖特基二极管结构（jbs）和pin肖特基二极管结构（mps）等，因为肖特基势垒二极管是多子型器件，与体二极管相比不存在惯性效应，所以sbd具有低的导通电压、更快的反应速度、更短的反向恢复时间，可以处理电压尖峰和电压的突然变化而不会损坏。并且，把sbd集成到mosfft器件内部，能够减少器件的封装成本、减小模块面积，还能避免额外的寄生效应，提高开关效率和体二极管的抗浪涌能力，改善器件的反向恢复特性。同时，可在第一栅沟槽结构和第二栅沟槽结构之间集成jbs或mps，将最大电场位置移动到注入区的下方，以使器件具有更高的反向耐压。而在第一栅沟槽结构和第二栅沟槽结构之间构成pin结构，则构成了欧姆接触，减小了器件的导通电阻。另外，上述栅沟槽结构具有不规则、且单侧导通的结构，通过沟槽内位于栅极底部以及栅极一侧、具有一定厚度且绝缘的承压层，增加了沟槽底部耐压性能，不仅可以实现了对栅极的保护，还可以避免因沟槽底部栅氧质量差导致的耐压失效，也提高了器件的可靠性。