一种在深坑结构内电镀铑的方法及应用与流程

本发明属于mems研发工艺，具体涉及一种在深坑结构内电镀铑的方法。

背景技术：

1、铑镀层是一种耐磨性好、反射率高、硬度高、导电性好、化学稳定性高的镀层，最早被美国首饰业用作防护装饰镀层。随着无线电通讯领域的迅猛发展，大量的反射器高可靠及插接元件也采用了镀铑技术。自具有超填充能力的铜的大马士革(damascene)工艺突破到亚微米尺寸的无空隙或接缝的特征以来，电沉积引起了人们对超大规模集成电路制造的极大兴趣。铑的电沉积在微观尺寸特征也具有良好的填充潜力。目前，在半导体制造领域中，铑镀层作为一种抗硫化保护涂层和导电活动接触摩擦件的耐磨层，可以大幅提高电子器件的使用寿命，降低生产成本。

2、然而，在一些具有高深宽比的深坑结构中，无空隙地沉积具有一定厚度的贵金属铑是一项非常有难度的任务。与在普通平面电镀不同，在高深宽比的深坑中镀液的溶质扩散效率较差，镀液有效成分不容易得到快速补充，导致深坑底部的镀层厚度较薄。因此非常有必要开发一种在高深宽比结构内沉积高厚度的金属铑的方法，以满足更高的半导体行业要求。

技术实现思路

1、本发明提供了一种在深坑结构内电镀铑的方法及应用，用以解决目前高深宽比的深坑中镀液的溶质扩散效率较差，镀液有效成分不容易得到快速补充，导致深坑底部的镀层厚度较薄的问题。

2、为了解决上述技术问题，本发明的技术方案是：所述在深坑结构内电镀铑的方法，所述深坑结构是指基体上坑的深宽比在2:1以上，采用脉冲电流电镀，所述脉冲电流包括超低恒流段和三角波形段，所述超低恒流段的电流密度低于所述三角波形段的电流密度，所述三角波形段的电流密度低于1.0asd。

3、脉冲电流导通时，接近阴极的金属离子可以充分地被沉积在深孔内；电流处于超低恒流段时，阴极周围的放电离子又逐渐恢复到初始浓度，该低频脉冲参数能够有效地降低浓差极化，提高阴极的电流密度，从而增加深孔底部的金属铑沉积厚度；同时可减少氢脆现象，改善铑镀层的物理性能，获得致密的导电率高的沉积层。使用斜坡电流从低到高可以有效的减少镀液的瞬时消耗，有助于更好的保持孔内镀液浓度，减少浓差极化。

4、可选地，所述深坑结构的坑深大于50μm，而坑径小于20μm。

5、可选地，所述脉冲电流的电流密度为0.2-0.8asd，脉冲周期为2-3s。

6、可选地，所述超低恒流段的电流密度为0.2-0.4asd，持续时长0.6-1s。

7、可选地，所述三角波形段中最大电流密度为0.5-0.8asd，持续时长为1.4-2s。

8、可选地，所述超低恒流段的持续时长占脉冲电流脉冲周期的三分之一，所述电镀温度为45-55℃。

9、本发明还提供了一种具有镀铑层的电子器件，其包括设有上述深坑结构的基体、设置在基体表面的铜镀层以及采用上述在深坑结构内电镀铑的方法在铜镀层至少部分表面电镀的铑镀层。

10、可选地，所述基体的材质为铝片或硅片。

11、可选地，所述铜镀层的厚度为0.5-10μm。

12、可选地，所述具有镀铑层的电子器件的制备方法包括如下步骤：

13、1)通过电镀在所述基体表面沉积铜镀层；

14、2)通过光刻技术在铜镀层表面形成目标图形；

15、3)样品表面进行plasma处理和酸洗处理；

16、4)采用上述在深坑结构内电镀铑的方法在所述目标图形表面镀铑；

17、5)清洗后获得最终产品。

18、可选地，所述步骤2)具体包括如下步骤：

19、21)采用正性光刻胶涂布胶膜；

20、22)对准光刻掩膜版，对图形进行对准曝光；

21、23)采用相应光刻胶显影液对胶膜进行显影处理，显影后暴露出所需生长

22、金属的特定结构，其余被光刻胶覆盖；

23、24)烘烤以去除光刻胶中的有机溶剂。

24、可选地，所述plasma处理的时长为30-120s，功率为50-200w。

25、可选地，所述酸洗处理是指先在体积浓度为3％-10％，温度为15-35℃的稀硫酸中清洗1min，然后再水中清洗30s。

26、本发明提供的技术方案可以实现在高深宽比结构内沉积致密、无缺陷、高厚度的光亮铑镀层，大大提升了器件的使用寿命；该方法采用预镀金属铜保护层，可在大部分设备和基片上使用，适用范围广。

技术特征：

1.一种在深坑结构内电镀铑的方法，其特征在于，所述深坑结构是指基体上坑的深宽比在2:1以上，采用脉冲电流电镀，所述脉冲电流包括超低恒流段和三角波形段，所述超低恒流段的电流密度低于所述三角波形段的电流密度，所述三角波形段的电流密度低于1.0asd。

2.根据权利要求1所述方法，其特征在于，所述深坑结构的坑深大于50μm，而坑径小于20μm。

3.根据权利要求1所述方法，其特征在于，所述脉冲电流的电流密度为0.2-0.8asd，脉冲周期为2-3s。

4.根据权利要求1所述方法，其特征在于，所述超低恒流段的电流密度为0.2-0.4asd，持续时长0.6-1s。

5.根据权利要求1所述方法，其特征在于，所述三角波形段中最大电流密度为0.5-0.8asd，持续时长为1.4-2s。

6.根据权利要求1所述方法，其特征在于，所述超低恒流段的持续时长占脉冲电流脉冲周期的三分之一，所述电镀温度为45-55℃。

7.一种具有镀铑层的电子器件，其特征在于，包括设有所述深坑结构的基体、设置在基体表面的铜镀层以及采用权利要求1-6任一所述在深坑结构内电镀铑的方法在铜镀层至少部分表面电镀的铑镀层。

8.根据权利要求7所述具有镀铑层的电子器件，其特征在于，所述铜镀层的厚度为0.5-10μm。

9.根据权利要求7所述具有镀铑层的电子器件，其特征在于，所述具有镀铑层的电子器件的制备方法包括如下步骤：

10.根据权利要求9所述具有镀铑层的电子器件，其特征在于，所述基体的材质为铝片或硅片。

技术总结本发明属于MEMS研发工艺技术领域，具体涉及一种在深坑结构内电镀铑的方法及应用。所述方法是指具有深宽比在2:1以上的深坑结构，采用脉冲电流电镀，所述脉冲电流包括超低恒流段和三角波形段，所述超低恒流段的电流密度低于所述三角波形段的电流密度，所述三角波形段的电流密度低于1.0ASD。所述应用为在电子器件上电镀铑，所述电子器件包括设有上述深坑结构的基体、设置在基体表面的铜镀层以及采用上述在深坑结构内电镀铑的方法在铜镀层至少部分表面电镀的铑镀层。本发明提供的技术方案可以实现在高深宽比结构内沉积致密、无缺陷、高厚度的光亮铑镀层，大大提升了器件的使用寿命。技术研发人员：侍雯,王兴刚,于海超受保护的技术使用者：强一半导体（上海）有限公司技术研发日：技术公布日：2024/9/9