半导体器件以及芯片的制作方法

本技术涉及静电防护，特别涉及一种半导体器件以及芯片。

背景技术：

1、在车载系统中，各功能模块，包括前端仪表盘、防抱死刹车和巡航控制等都通过can(controller area network,控制器局域网络)端口通信连接，为了防止汽车在行驶过程中车载系统经常出现故障导致安全事故，车载系统的功能模块需要具有较高的安全性。

2、例如，静电放电(electro static discharge，esd)是一种比较常见的会导致电子器件发生故障的现象，静电放电是指具有不同静电电位的物体互相靠近或直接接触引起的电荷转移，静电放电会造成电子器件或集成电路系统出现过度电应力(electrical overstress，eos)也就是，静电通常瞬间电压非常高(大于几千伏)，会造成电子器件损坏而无法正常工作。

3、因此，车载系统中的多数电子器件会采用双向可控硅(dual-directionalsilicon controlled rectifier，ddscr)的技术进行加工生产，基于双向可控硅技术，在电子器件的can端口遭遇正负esd冲击时，能够为电子器件提供快速低阻的esd放电通路，将can端口电压钳位在低于内部电路损坏电压的范围内，有效保护内部电路不受冲击。

4、然而，当前ddscr器件想提升防护等级通常只能通过增加器件面积或者改变工艺的层次来实现，增加器件面积或者改变工艺都会增加成本，需要一种能够降低制造成本的双向可控硅器件。

技术实现思路

1、本技术的目的在于提供一种半导体器件以及芯片。

2、本技术的第一方面提供了一种半导体器件，包括：p型衬底；n型埋层，位于p型衬底上；高压n型阱区，p型阱区，n型注入区，p型注入区，位于n型埋层上；其中，第一n型注入区和第一p型注入区连接至半导体器件的阳极；第二p型注入区、第三p型注入区和第二n型注入区连接至半导体器件的第一阴极；第四p型注入区连接至半导体器件的第二阴极，且第一p型注入区和第二p型注入区的注入浓度小于第三p型注入区和第四p型注入区的注入浓度。

3、即在本技术实施例中，这里的p型衬底指的是p型衬底110，n型埋层指的是n型埋层120，高压n型阱区指的是第一高压n阱130，第二高压n阱131和第三高压n阱132组成的区域；这里的p型阱区指的是第一p阱140，第二p阱141，第三p阱142，第四p阱143，第五p阱144，第六p阱145，第七p阱146和第八p阱147组成的区域；n型注入区指的是n+注入区；p型注入区指的是p+注入区；第一n型注入区指的是第二n+注入区153；第一p型注入区指的是第三p+注入区154；第二p型注入区指的是第二p+注入区151；第三p型注入区指的是第一p+注入区150；第二n型注入区指的是第一n+注入区152；第四p型注入区指的是第四p+注入区155；第一阴极和第二阴极指的是ddscr器件的阴极。

4、在上述第一方面的一种可能的实现中，半导体器件的等效电路包括：第一npn型晶体管；其中，n型埋层作为第一npn型晶体管的集电极，第二p型注入区作为第一npn型晶体管的基极，第二n型注入区作为第一npn型晶体管的发射极；第一pnp型晶体管；其中，第一p型注入区作为第一pnp型晶体管的集电极，n型埋层作为第一pnp型晶体管的基极，第二p型注入区作为第一pnp型晶体管的发射极；第二npn型晶体管；其中，n型埋层作为第二npn型晶体管的集电极，第一p型注入区作为第二npn型晶体管的基极，第一n型注入区作为第二npn型晶体管的发射极。

5、即在本技术实施例中，这里的第一npn型晶体管指的是第一npn型晶体管t1；第一pnp型晶体管指的是第一pnp型晶体管t2；第二npn型晶体管指的是第二npn型晶体管t3。

6、在上述第一方面的一种可能的实现中，半导体器件的等效电路还包括：在p型阱区形成的第一寄生电阻和第二寄生电阻；在n型埋层形成的第三寄生电阻和第四寄生电阻。

7、即在本技术实施例中，这里的第一寄生电阻指的是寄生电阻rp1；第二寄生电阻指的是寄生电阻rp2；第三寄生电阻指的是寄生电阻rn1；第四寄生电阻指的是寄生电阻rn2。

8、在上述第一方面的一种可能的实现中，半导体器件的等效电路中，第一寄生电阻的一端与第一npn型晶体管的集电极连接，另一端与第一npn型晶体管的基极连接；第二寄生电阻的一端与第二npn型晶体管的集电极连接，另一端与第二npn型晶体管的基极连接；第三寄生电阻的一端与第一npn型晶体管的发射极连接，另一端与第一pnp型晶体管的基极连接；第四寄生电阻的一端与第二npn型晶体管的发射极连接，另一端与第一pnp型晶体管的基极连接。

9、在上述第一方面的一种可能的实现中，半导体器件的等效电路中，第一npn型晶体管的基极还与第一pnp型晶体管的集电极连接；第二npn型晶体管的基极还与第一pnp型晶体管的发射极连接。

10、在上述第一方面的一种可能的实现中，当esd脉冲发生在半导体器件的阳极时，第一p型注入区与高压n型阱区形成的pn结发生反偏击穿，电流流经第二寄生电阻，当第二寄生电阻两端压降大于0.7v时，第二npn型晶体管开启，第一pnp型晶体管基极电位下降，第一pnp型晶体管开启，最终第二npn型晶体管和第一pnp型晶体管形成正反馈，scr路径导通开启泄放电流。

11、在上述第一方面的一种可能的实现中，当esd脉冲发生在半导体器件的阴极时，第二p型注入区与高压n型阱区形成的pn结发生反偏击穿，电流流经第一寄生电阻，当第一寄生电阻两端压降大于0.7v时，第一npn型晶体管开启，第一pnp型晶体管基极电位下降，第一pnp型晶体管开启，最终第一npn型晶体管和第一pnp型晶体管形成正反馈，scr路径导通开启泄放电流。

12、在上述第一方面的一种可能的实现中，高压n型阱区包括：第一高压n阱，第二高压n阱和第三高压n阱；第一高压n阱位于第二p型注入区与第三p型注入区之间；第二高压n阱位于第一n型注入区与第二n型注入区之间；第三高压n阱位于第一p型注入区与第四p型注入区之间。

13、即在本技术实施例中，这里的第一高压n阱指的是第一高压n阱130；第二高压n阱指的是第二高压n阱131；第三高压n阱指的是第三高压n阱132。

14、在上述第一方面的一种可能的实现中，p型阱区包括：第一p阱，第二p阱，第三p阱，第四p阱，第五p阱，第六p阱，第七p阱和第八p阱；第一p阱位于第三p型注入区下方；第二p阱位于第二p型注入区下方；第三p阱位于第二n型注入区下方；第四p阱位于第二n型注入区与第二高压n阱之间；第五p阱位于第一n型注入区与第二高压n阱之间；第六p阱位于第一n型注入区下方；第七p阱位于第一p型注入区下方；第八p阱位于第四p型注入区下方。

15、即在本技术实施例中，这里的第一p阱指的是第一p阱140；第二p阱指的是第二p阱141；第三p阱指的是第三p阱142；第四p阱指的是第四p阱143；第五p阱指的是第五p阱144；第六p阱指的是第六p阱145；第七p阱指的是第七p阱146；第八p阱指的是第八p阱147。

16、在上述第一方面的一种可能的实现中，第三p阱和第六p阱进行槽孔处理。

17、本技术的第二方面提供了一种芯片，芯片中形成有第一方面中的任意一种半导体器件。