技术新讯 > 信息存储应用技术 > 存储器设备的制作方法  >  正文

存储器设备的制作方法

  • 国知局
  • 2024-09-14 14:52:43

本公开大体涉及电子设备领域,并且更具体来说涉及存储器设备及其读取方法。

背景技术:

1、在计算机科学中,存储器寻址是访问存储数据的方式。存储器地址是指定存储器的特定区域或仅指定区域的开始的整数。最经常地,数据可以被读取或写入。存储设备可以是用于工作的易失性(随机存取存储器)或用于存储的非易失性(非易失性)。

技术实现思路

1、实施例解决了用于读取存储器设备的已知方法的全部或一些缺点。

2、实施例提供一种读取存储器设备中的字的方法,其中字被包括在可由存储器设备读取的第一组字中,其中第一组中的每个字包含至少一个字节的数据,每个字被包括在存储器单元中,方法包含预充电步骤,在预充电步骤期间对第一组及至少第二组字进行预充电,第一组及第二组中的每个单元的第一端子在预充电步骤期间被浮置。

3、根据一个实施例,由具有第一、第二和第三部分的地址来指定,部分地址包括指示第一组的第一和第二部分,部分地址包括指示第一组和第二组字的第一部分,方法包括:

4、a.第一部分的接收;

5、b.对第一和第二组字进行预充电,对应于字的每个单元的第一端子被浮置;

6、c.第二部分的接收;

7、d.仅保持第一组字的预充电;

8、e.读取第一组字;

9、f.第三部分的接收;和

10、g.从所读取的组中确定被寻址的字。

11、根据实施例,地址包括行坐标和列坐标。

12、根据实施例,第一部分至少包括行坐标。

13、根据实施例,第一部分包括地址的最高有效位,而第三部分包括地址的最低有效位。

14、根据实施例,第二部分仅包括一个位。

15、根据实施例,在步骤e和d期间,在接收到第二部分的每个位时,仅保持地址以已知部分地址开始的字的预充电。

16、根据实施例,预充电包括将第一预充电电压值施加到预充电单元的第二端子。

17、根据实施例,在步骤e中,不再保持在每个单元的第二端子处的电压,并且每个单元的值由预充电单元的第二端子上的电压或电流相对于第一值的变化来确定。

18、根据实施例,每个单元的第一端子通过晶体管耦合到参考电压,晶体管在预充电期间不导通并且在读取字期间导通。

19、根据实施例,每个字的预充电电压由感测放大器提供。

20、根据实施例,每个感测放大器对在步骤e读取的至少两个字进行预充电。

21、另一实施例提供一种包括感测放大器的存储器设备,其中放大器包括第一反相器,其中反相器的输入及输出耦合到第一晶体管,第一晶体管被配置为在存储器单元的预充电步骤期间接通。

22、另一实施例提供一种控制包括感测放大器的存储器设备的方法,其中放大器包括第一反相器,其中反相器的输入及输出耦合到第一晶体管,方法包括在对存储器单元进行的预充电步骤期间接通第一晶体管。

23、根据一实施例,放大器包括nand逻辑门,nand逻辑门具有耦合到第一反相器的输出的第一输入和耦合到第一电压的施加节点的第二输入,逻辑门的输出耦合到放大器的输出。

24、根据实施例,第一电压被配置为在预充电步骤期间等于第二参考电压并且在存储器单元的读取步骤期间等于第三电源电压。

25、根据实施例,放大器包括串联耦合在第三电源电压的施加节点与第二参考电压的施加节点之间的第二晶体管和第三晶体管,其中在第二晶体管和第三晶体管之间的中点被耦合到第一反相器的输入。

26、根据实施例,放大器包括串联耦合在第三电源电压的施加节点与存储器单元的端子之间的第四晶体管和第五晶体管,其中第四晶体管是二极管连接的,第四晶体管的控制端子耦合到第二晶体管的控制端子。

27、根据实施例,放大器包括串联耦合在存储器单元的端子与第二参考电压的施加节点之间的第六和第七晶体管。

28、根据实施例,通过第二晶体管和第三晶体管的电流大体上相等并且取决于通过第六晶体管的电流。

29、根据实施例,设备被配置为使得在预充电步骤期间,第一电压等于第二参考电压并且第一和第七晶体管的控制端子至少等于第三电源电压。

30、根据一实施例,设备被配置为使得在读取步骤期间,第一电压等于第三电源电压且第一和第七晶体管的控制端子等于第二参考电压。

31、根据实施例,第一反相器被配置为由施加在第一反相器的第一和第二端子之间的第四电压供电,其中第四电压不同于第三电源电压。

32、根据实施例,第四电压在预充电步骤期间具有第一值,并且当不在预充电步骤中时具有第二值。

33、根据实施例,设备包括生成第四电压的生成电路,其中生成电路包括被配置为耦合到第一反相器的第一端子的第一输出端子,和被配置为耦合到第一反相器的第二端子的第二输出端子,其中第一输出端子通过并联耦合的第一电阻器和第八晶体管耦合到第三电源电压的施加节点,并且第二输出端子通过并联耦合的第二电阻器和第九晶体管耦合到第二参考电压的施加节点,其中生成电路进一步包括耦合到第七晶体管的控制电压的施加节点的输入端子。输入端子耦合到第八晶体管的控制端子,并且通过第二反相器耦合到第九晶体管的控制端子。

技术特征:

1.一种存储器设备,包括感测放大器,其中所述放大器包括第一反相器,其中所述第一反相器的输入和输出被耦合到第一晶体管,所述第一晶体管被配置为在存储器单元的预充电步骤期间接通。

2.根据权利要求1所述的设备,其中所述放大器包括nand逻辑门,所述nand逻辑门具有耦合到所述第一反相器的所述输出的第一输入和耦合到第一电压的施加节点的第二输入,所述逻辑门的输出被耦合到所述放大器的输出。

3.根据权利要求2所述的设备,其中所述第一电压被配置为在所述预充电步骤期间等于第二参考电压并且在所述存储器单元的读取步骤期间等于第三电源电压。

4.根据权利要求3所述的设备,其中所述放大器包括串联耦合在所述第三电源电压的施加节点与所述第二参考电压的施加节点之间的第二晶体管和第三晶体管,其中在所述第二晶体管与所述第三晶体管之间的中点被耦合到所述第一反相器的所述输入。

5.根据权利要求1所述的设备,其中所述放大器包括串联耦合在所述第三电源电压的施加节点与所述存储器单元的端子之间的第四晶体管和第五晶体管,其中所述第四晶体管是二极管连接的,所述第四晶体管的控制端子被耦合到所述第二晶体管的控制端子。

6.根据权利要求3所述的设备,其中所述放大器包括串联耦合在所述存储器单元的所述端子与所述第二参考电压的施加节点之间的第六晶体管和第七晶体管。

7.根据权利要求4所述的设备,其中通过所述第二晶体管的电流与通过所述第三晶体管的电流大体上相等并且取决于通过所述第六晶体管的电流。

8.根据权利要求6所述的设备,其中所述设备被配置为使得在所述预充电步骤期间,所述第一电压等于所述第二参考电压,并且所述第一晶体管和所述第七晶体管的控制端子至少等于所述第三电源电压。

9.根据权利要求6所述的设备,其中所述设备被配置为使得在所述读取步骤期间,所述第一电压等于所述第三电源电压,并且所述第一晶体管和所述第七晶体管的控制端子等于所述第二参考电压。

10.根据权利要求9所述的设备,其中所述第一反相器被配置为由施加在所述第一反相器的第一端子与第二端子之间的第四电压供电,其中所述第四电压不同于所述第三电源电压。

11.一种控制存储器设备的方法,所述存储器设备包括感测放大器,其中所述放大器包括第一反相器,其中所述第一反相器的输入和输出被耦合到第一晶体管,所述方法包括在存储器单元的预充电步骤期间接通所述第一晶体管。

12.根据权利要求11所述的方法,其中所述放大器包括nand逻辑门,所述nand逻辑门具有耦合到所述第一反相器的所述输出的第一输入和耦合到第一电压的施加节点的第二输入,所述逻辑门的所述输出被耦合到所述放大器的输出。

13.根据权利要求12所述的方法,其中所述第一电压被配置为在所述预充电步骤期间等于第二参考电压并且在所述存储器单元的读取步骤期间等于第三电源电压。

14.根据权利要求13所述的方法,其中所述放大器包括串联耦合在所述第三电源电压的施加节点与所述第二参考电压的施加节点之间的第二晶体管和第三晶体管,其中在所述第二晶体管与所述第三晶体管之间的中点被耦合到所述第一反相器的所述输入。

15.根据权利要求11所述的方法,其中所述放大器包括串联耦合在所述第三电源电压的施加节点与所述存储器单元的端子之间的第四晶体管和第五晶体管,其中所述第四晶体管是二极管连接的,所述第四晶体管的控制端子被耦合到所述第二晶体管的控制端子。

16.根据权利要求11所述的方法,其中所述放大器包括串联耦合在所述存储器单元的所述端子与所述第二参考电压的施加节点之间的第六晶体管和第七晶体管。

17.根据权利要求14所述的方法,其中通过所述第二晶体管的电流与通过所述第三晶体管的电流大体上相等并且取决于通过所述第六晶体管的电流。

18.根据权利要求16所述的方法,其中所述设备被配置为使得在所述预充电步骤期间,所述第一电压等于所述第二参考电压,并且所述第一晶体管和所述第七晶体管的控制端子至少等于所述第三电源电压。

19.根据权利要求16所述的方法,其中所述设备被配置为使得在所述读取步骤期间,所述第一电压等于所述第三电源电压,并且所述第一晶体管和所述第七晶体管的控制端子等于所述第二参考电压。

20.根据权利要求19所述的方法,其中所述第一反相器被配置为由施加在所述第一反相器的第一端子与第二端子之间的第四电压供电,其中所述第四电压不同于所述第三电源电压。

技术总结本公开涉及一种包括感测放大器的存储器设备,其中所述放大器包括第一反相器,其中所述反相器的输入及输出耦合到第一晶体管,所述第一晶体管被配置为在存储器单元的预充电步骤期间接通。技术研发人员:C·贡卡尔维斯,M·巴蒂斯塔,F·塔耶特受保护的技术使用者:意法半导体国际公司技术研发日:技术公布日:2024/9/12

本文地址:https://www.jishuxx.com/zhuanli/20240914/296236.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。