用于Micro-LED的外延结构及其制备方法、Micro-LED与流程

本发明涉及半导体光电器件领域，尤其涉及一种用于micro-led的外延结构及其制备方法、micro-led。

背景技术：

1、micro-led一般是指尺寸小于100μm的芯片，其性能优异，功耗低，是当前阶段可预见的多显示场景中最新、最佳的应用技术。但micro-led由于尺寸较小，导致其在应力、缺陷控制、波长控制等方面比普通的led芯片要求更高。另一方面，用于显示的micro-led的工作电流密度一般在0.1~2a/cm2之间，在这种小电流密度下多量子阱内的压应力场会极大程度地降低电子、空穴波函数的复合概率，降低发光效率。因此，提升在小电流密度下的光效是核心待解决的问题之一。另外，随着尺寸的降低，侧壁缺陷对发光效率的影响大幅提升，具体的，在芯片制程中，由于要进行侧壁刻蚀，暴露多量子阱层的侧壁，往往会产生较多的缺陷，这些缺陷容易引起非辐射复合，大幅降低了micro-led的发光效率。

技术实现思路

1、本发明所要解决的技术问题在于，提供一种用于micro-led的外延结构及其制备方法，其可提升小电流密度下的光效。

2、本发明还要解决的技术问题在于，提供一种micro-led。

3、为了解决上述问题，本发明公开了一种用于micro-led的外延结构，其包括衬底，依次层叠于衬底上的缓冲层、非掺杂gan层、n型gan层、多量子阱层、空穴输运层和p型gan层；

4、其中，多量子阱层包括交替层叠的量子阱层和量子垒层；所述量子阱层为inxga1-xn层，所述量子垒层包括依次层叠的inyga1-yn层、alzga1-zn层和bwga1-wn层；x＞y；所述量子垒层的厚度＜10nm；

5、所述空穴输运层包括依次层叠的alαga1-αn层、bβga1-βn层和aln层；w＞α＞β。

6、作为上述技术方案的改进，所述inxga1-xn层的厚度为2nm~3.5nm，x的取值范围为0.18~0.3；和/或

7、所述inyga1-yn层的厚度为2nm~4nm，y的取值范围为0.05~0.13；和/或

8、所述alzga1-zn层的厚度为2nm~5nm，z的取值范围为0.1~0.3；和/或

9、所述bwga1-wn层的厚度为1nm~4nm，w的取值范围为0.1~0.3；和/或

10、所述多量子阱层的周期数为3~10。

11、作为上述技术方案的改进，所述alαga1-αn层的厚度为5nm~10nm，α的取值范围为0.08~0.2；和/或

12、所述bβga1-βn层的厚度为5nm~15nm，β的取值范围为0.02~0.1；和/或

13、所述aln层的厚度为2nm~5nm。

14、作为上述技术方案的改进，x＞2y，z＞0.2，w＞0.15，所述量子垒层的厚度为7nm~9nm。

15、作为上述技术方案的改进，所述aln层的厚度＜8nm。

16、作为上述技术方案的改进，所述bβga1-βn层中掺杂有mg，其掺杂浓度为1×1018cm-3~1×1019cm-3。

17、相应的，本发明还公开了一种用于micro-led的外延结构的制备方法，用于制备上述的micro-led的外延结构，其包括：

18、提供衬底，在所述衬底依次生长缓冲层、非掺杂gan层、n型gan层、多量子阱层、空穴输运层和p型gan层；

19、其中，多量子阱层包括交替层叠的量子阱层和量子垒层；所述量子阱层为inxga1-xn层，所述量子垒层包括依次层叠的inyga1-yn层、alzga1-zn层和bwga1-wn层；x＞y；所述量子垒层的厚度＜10nm；

20、所述空穴输运层包括依次层叠的alαga1-αn层、bβga1-βn层和aln层；w＞α＞β。

21、作为上述技术方案的改进，所述inxga1-xn层的生长温度为730℃~800℃，生长压力为100torr~300torr；和/或

22、所述inyga1-yn层的生长温度为820℃~950℃，生长压力为100torr~300torr；和/或

23、所述alzga1-zn层的生长温度为920℃~1000℃，生长压力为100torr~300torr；和/或

24、所述bwga1-wn层的生长温度为950℃~1100℃，生长压力为100torr~300torr。

25、作为上述技术方案的改进，所述alαga1-αn层的生长温度为900℃~1000℃，生长压力为100torr~500torr；和/或

26、所述bβga1-βn层的生长温度为900℃~1000℃，生长压力为100torr~500torr；和/或

27、所述aln层的生长温度为1000℃~1200℃，生长压力为100torr~500torr。

28、相应地，本发明还公开了一种micro-led，其包括上述的用于micro-led的外延结构。

29、实施本发明，具有如下有益效果：

30、本发明一实施例中的用于micro-led的外延结构中，采用依次层叠的inyga1-yn层、alzga1-zn层和bwga1-wn层作为量子垒层，一者，inyga1-yn层与量子阱层（inxga1-xn层）的晶格常数相近，有效弱化了因晶格失配带来的压应力所产生的极化电场，大幅提升电子、空穴辐射复合效率，提升了光效。二者，alzga1-zn层可进一步弛豫应力，弱化极化电场，而且其可限制空穴和电子在量子阱层中运动，提升两者的复合概率，提升光效。三者，bwga1-wn层的引入不仅可以进一步提升空穴、电子在量子阱层中复合几率，而且提升整体势垒层的生长温度，提升量子垒层整体的质量，减少后期芯片制程中侧壁刻蚀对多量子阱层的侧壁的损伤，使得电流更少地横向扩散到侧壁缺陷，减少非辐射复合，提升光效。四者，基于上述实施例的量子垒层，可将量子垒层整体的厚度降低至10nm以下，这降低了量子垒层的垂直电阻率，进一步减少了电流横向扩散到侧壁缺陷，提升光效。此外，本发明一实施例中空穴输运层包括依次层叠的alαga1-αn层、bβga1-βn层和aln层；通过控制w＞α＞β，使得量子垒层、alαga1-αn层、bβga1-βn层形成了集聚负极化电荷的结构，这有效促进了空穴在空穴输运层中的输运，提高了空穴注入多量子阱层的效率。更进一步的，通过引入aln层，还可促进空穴在bβga1-βn层、aln层界面处产生聚集，对空穴产生一定的加速作用，使得其更容易隧穿空穴输入层，进而有效提升了多量子阱层中电子、空穴的匹配程度，大幅提升了micro-led在低电流密度下的发光效率。

技术特征：

1.一种用于micro-led的外延结构，其特征在于，包括衬底，依次层叠于衬底上的缓冲层、非掺杂gan层、n型gan层、多量子阱层、空穴输运层和p型gan层；

2. 如权利要求1所述的用于micro-led的外延结构，其特征在于，所述inxga1-xn层的厚度为2nm~3.5nm，x的取值范围为0.18~0.3；和/或

3. 如权利要求1所述的用于micro-led的外延结构，其特征在于，所述alαga1-αn层的厚度为5nm~10nm，α的取值范围为0.08~0.2；和/或

4.如权利要求1~3任一项所述的用于micro-led的外延结构，其特征在于，x＞2y，z＞0.2，w＞0.15，所述量子垒层的厚度为7nm~9nm。

5.如权利要求1~3任一项所述的用于micro-led的外延结构，其特征在于，所述aln层的厚度＜8nm。

6.如权利要求1~3任一项所述的用于micro-led的外延结构，其特征在于，所述bβga1-βn层中掺杂有mg，其掺杂浓度为1×1018cm-3~1×1019cm-3。

7.一种用于micro-led的外延结构的制备方法，用于制备如权利要求1~6任一项所述的micro-led的外延结构，其特征在于，包括：

8. 如权利要求7所述的用于micro-led的外延结构的制备方法，其特征在于，所述inxga1-xn层的生长温度为730℃~800℃，生长压力为100torr~300torr；和/或

9. 如权利要求7所述的用于micro-led的外延结构的制备方法，其特征在于，所述alαga1-αn层的生长温度为900℃~1000℃，生长压力为100torr~500torr；和/或

10.一种micro-led，其特征在于，包括如权利要求1~6任一项所述的用于micro-led的外延结构。

技术总结本发明公开了一种用于Micro‑LED的外延结构及其制备方法、Micro‑LED，涉及半导体光电器件领域。其中，外延结构依次包括衬底、缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、空穴输运层和P型GaN层；多量子阱层包括交替层叠的量子阱层和量子垒层；所述量子阱层为In<subgt;x</subgt;Ga<subgt;1‑x</subgt;N层，所述量子垒层包括依次层叠的In<subgt;y</subgt;Ga<subgt;1‑y</subgt;N层、Al<subgt;z</subgt;Ga<subgt;1‑z</subgt;N层和B<subgt;w</subgt;Ga<subgt;1‑w</subgt;N层；x＞y；所述量子垒层的厚度＜10nm；所述空穴输运层包括依次层叠的Al<subgt;α</subgt;Ga<subgt;1‑α</subgt;N层、B<subgt;β</subgt;Ga<subgt;1‑β</subgt;N层和AlN层；w＞α＞β。实施本发明，可提升Micro‑LED在低电流密度下的光效，提升其显示效果。技术研发人员：胡加辉,郑文杰,程龙,高虹,刘春杨,金从龙受保护的技术使用者：江西兆驰半导体有限公司技术研发日：技术公布日：2024/11/4