一种半导体器件中双沟槽制备方法与流程

本发明涉及半导体制备领域，特别涉及一种半导体器件中双沟槽制备方法。

背景技术：

1、trench mosfet（沟槽型金氧半场效晶体管）是一种垂直结构的mosfet器件，是从传统平面mosfet结构优化发展而来，trench mosfet由于将沟槽深入硅衬底内部，在设计上可以并联更多的元胞，从而降低导通电阻，实现更大电流的导通和更宽的开关速度，且具有高输入阻抗和低导通损耗的优点。

2、目前trench mosfet包括双沟槽结构的mosfet器件，即同时包括线宽和深度较小的沟槽，以及线宽和深度较大的沟槽。目前制备双沟槽结构的mosfet器件一般需要采用两张光罩，分次定义两组沟槽的线宽，形成双沟槽结构，但这种制备方式工艺步骤多，生产周期长，导致产能较低，成本较高。

3、因此，如何提供一种能够降低双沟槽结构的mosfet器件的生产周期和成本，提高生产效率的制备方法，是本领域技术人员亟需解决的技术问题。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种半导体器件中双沟槽制备方法，解决了现有技术中制备双沟槽结构的mosfet器件一般需要采用两张光罩，分次定义两组沟槽的线宽，形成双沟槽结构，但这种制备方式工艺步骤多，生产周期长，导致产能较低，成本较高的问题。

2、为解决上述技术问题，本发明提供了一种半导体器件中双沟槽制备方法，包括：

3、提供一上表面设置有第一掩膜层的衬底，并利用一张光罩对所述第一掩膜层进行图形化处理，以定义出主沟槽待刻蚀区域；

4、刻蚀所述第一掩膜层中定义出的主沟槽待刻蚀区域以外的区域，直至暴露出所述衬底，得到图形化第一掩膜层；

5、在所述图形化第一掩膜层的表面沉积第二掩膜层材料，以得到第二掩膜层；所述第二掩膜层对应所述图形化第一掩膜层暴露出衬底的区域，形成有凹陷结构；

6、刻蚀所述第二掩膜层，直至去除剩余所述第一掩膜层正上侧的所述第二掩膜层，和所述凹陷结构中的部分宽度的所述第二掩膜层，得到在剩余所述第一掩膜层的侧壁保留的第二掩膜层侧墙，作为图形化第二掩膜层；

7、将相邻所述第二掩膜层侧墙之间暴露出所述衬底的区域，作为子沟槽待刻蚀区域，去除所述图形化第一掩膜层，暴露出主沟槽待刻蚀区域；

8、沿所述主沟槽待刻蚀区域和所述子沟槽待刻蚀区域刻蚀所述衬底，完成主沟槽和子沟槽的制备。

9、可选的，所述在所述图形化第一掩膜层的表面沉积第二掩膜层材料，以得到第二掩膜层，包括：

10、利用化学气相沉积工艺在所述图形化第一掩膜层的表面沉积第二掩膜层材料，以得到第二掩膜层。

11、可选的，所述提供一上表面设置有第一掩膜层的衬底，并利用一张光罩对所述第一掩膜层进行图形化处理，以定义出主沟槽待刻蚀区域，包括：

12、提供一上表面设置有第一掩膜层的衬底，并在所述第一掩膜层的上表面制备光刻胶；

13、利用一张光罩对所述光刻胶进行曝光处理，以得到图形化光刻胶，完成定义所述主沟槽待刻蚀区域；所述图形化光刻胶对应所述主沟槽待刻蚀区域形成有暴露出所述第一掩膜层的缺口；

14、所述刻蚀所述第一掩膜层中定义出的主沟槽待刻蚀区域以外的区域，直至暴露出所述衬底，得到图形化第一掩膜层，包括：

15、沿所述缺口刻蚀所述第一掩膜层，直至暴露出所述衬底，并去除所述图形化光刻胶，得到所述图形化第一掩膜层。

16、可选的，所述利用一张光罩对所述光刻胶进行曝光处理，以得到图形化光刻胶，完成定义所述主沟槽待刻蚀区域，包括：

17、利用一张光罩，通过黄光曝光所述光刻胶，以得到所述图形化光刻胶，完成定义所述主沟槽待刻蚀区域。

18、可选的，所述第一掩膜层为氧化层掩膜层，所述第二掩膜层为氮化硅掩膜层。

19、可选的，刻蚀所述第一掩膜层以得到所述图形化第一掩膜层，刻蚀所述第二掩膜层以得到所述图形化第二掩膜层，和刻蚀所述衬底以完成主沟槽和子沟槽的制备中，均为利用干法刻蚀工艺进行刻蚀。

20、可选的，去除所述图形化第一掩膜层，暴露出主沟槽待刻蚀区域，包括：

21、利用湿法刻蚀工艺刻蚀去除所述图形化第一掩膜层，暴露出主沟槽待刻蚀区域。

22、可选的，在完成主沟槽和子沟槽的制备之后，还包括：

23、去除剩余的所述第二掩膜层。

24、可选的，刻蚀所述第二掩膜层，直至去除剩余所述第一掩膜层正上侧的所述第二掩膜层，和所述凹陷结构中的部分宽度的所述第二掩膜层，得到在剩余所述第一掩膜层的侧壁保留的第二掩膜层侧墙，作为图形化第二掩膜层；将相邻所述第二掩膜层侧墙之间暴露出所述衬底的区域，作为子沟槽待刻蚀区域，包括：

25、刻蚀所述第二掩膜层，以得到所述第二掩膜层侧墙，作为所述图形化第二掩膜层；

26、将相邻所述第二掩膜层侧墙之间，根据预设子沟槽线宽刻蚀调整后暴露出所述衬底的区域，作为所述子沟槽待刻蚀区域；所述预设子沟槽线宽为需要制备的理论子沟槽线宽。

27、可选的，所述刻蚀所述第二掩膜层，以得到所述第二掩膜层侧墙，作为所述图形化第二掩膜层；将相邻所述第二掩膜层侧墙之间，根据预设子沟槽线宽刻蚀调整后暴露出所述衬底的区域，作为所述子沟槽待刻蚀区域，包括：

28、根据预设子沟槽线宽刻蚀所述第二掩膜层，以得到所述第二掩膜层侧墙，作为所述图形化第二掩膜层；

29、将相邻所述第二掩膜层侧墙之间暴露出所述衬底的区域，作为刻蚀调整后的所述子沟槽待刻蚀区域。

30、可见，本发明提供的半导体器件中双沟槽制备方法，包括提供一上表面设置有第一掩膜层的衬底，并利用一张光罩对第一掩膜层进行图形化处理，以定义出主沟槽待刻蚀区域，刻蚀第一掩膜层中定义出的主沟槽待刻蚀区域以外的区域，直至暴露出衬底，得到图形化第一掩膜层，在图形化第一掩膜层的表面沉积第二掩膜层材料，以得到第二掩膜层，第二掩膜层对应图形化第一掩膜层暴露出衬底的区域，形成有凹陷结构，刻蚀第二掩膜层，直至去除剩余第一掩膜层正上侧的第二掩膜层，和凹陷结构中的部分宽度的第二掩膜层，得到在剩余第一掩膜层的侧壁保留的第二掩膜层侧墙，作为图形化第二掩膜层，将相邻第二掩膜层侧墙之间暴露出衬底的区域，作为子沟槽待刻蚀区域，去除图形化第一掩膜层，暴露出主沟槽待刻蚀区域，沿主沟槽待刻蚀区域和子沟槽待刻蚀区域刻蚀衬底，完成主沟槽和子沟槽的制备。本发明利用一张光罩制备图形化第一掩膜层，且仅在对应主沟槽待刻蚀区域保留第一掩膜层，并在保留的第一掩膜层侧部制备第二掩膜层侧墙，且在两主沟槽待刻蚀区域之间，相对应的两个第二掩膜层侧墙之间形成暴露出衬底的子沟槽待刻蚀区域，而后去除主沟槽待刻蚀区域处剩余的第一掩膜层，并基于第二掩膜层侧墙未遮挡的区域刻蚀衬底，以通过一张光罩完成对双沟槽的制备，无需利用两张光罩分次制备两种线宽的沟槽，缩减了工艺步骤，降低了制备成本，提高了生产效率。

技术特征：

1.一种半导体器件中双沟槽制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，所述在所述图形化第一掩膜层的表面沉积第二掩膜层材料，以得到第二掩膜层，包括：

3.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，所述提供一上表面设置有第一掩膜层的衬底，并利用一张光罩对所述第一掩膜层进行图形化处理，以定义出主沟槽待刻蚀区域，包括：

4.根据权利要求3所述的半导体器件中双沟槽制备方法，其特征在于，所述利用一张光罩对所述光刻胶进行曝光处理，以得到图形化光刻胶，完成定义所述主沟槽待刻蚀区域，包括：

5.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，所述第一掩膜层为氧化层掩膜层，所述第二掩膜层为氮化硅掩膜层。

6.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，刻蚀所述第一掩膜层以得到所述图形化第一掩膜层，刻蚀所述第二掩膜层以得到所述图形化第二掩膜层，和刻蚀所述衬底以完成主沟槽和子沟槽的制备中，均为利用干法刻蚀工艺进行刻蚀。

7.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，去除所述图形化第一掩膜层，暴露出主沟槽待刻蚀区域，包括：

8.根据权利要求1所述的半导体器件中双沟槽制备方法，其特征在于，在完成主沟槽和子沟槽的制备之后，还包括：

9.根据权利要求1至8任一项所述的半导体器件中双沟槽制备方法，其特征在于，刻蚀所述第二掩膜层，直至去除剩余所述第一掩膜层正上侧的所述第二掩膜层，和所述凹陷结构中的部分宽度的所述第二掩膜层，得到在剩余所述第一掩膜层的侧壁保留的第二掩膜层侧墙，作为图形化第二掩膜层；将相邻所述第二掩膜层侧墙之间暴露出所述衬底的区域，作为子沟槽待刻蚀区域，包括：

10.根据权利要求9所述的半导体器件中双沟槽制备方法，其特征在于，所述刻蚀所述第二掩膜层，以得到所述第二掩膜层侧墙，作为所述图形化第二掩膜层；将相邻所述第二掩膜层侧墙之间，根据预设子沟槽线宽刻蚀调整后暴露出所述衬底的区域，作为所述子沟槽待刻蚀区域，包括：

技术总结本发明公开了一种半导体器件中双沟槽制备方法，应用于半导体制备领域，本发明利用一张光罩制备图形化第一掩膜层，且仅在对应主沟槽待刻蚀区域保留第一掩膜层，并在保留的第一掩膜层侧部制备第二掩膜层侧墙，且在两主沟槽待刻蚀区域之间，相对应的两个第二掩膜层侧墙之间形成暴露出衬底的子沟槽待刻蚀区域，而后去除主沟槽待刻蚀区域处剩余的第一掩膜层，并基于第二掩膜层侧墙未遮挡的区域刻蚀衬底，以通过一张光罩完成对双沟槽的制备，无需利用两张光罩分次制备两种线宽的沟槽，缩减了工艺步骤，降低了制备成本，提高了生产效率。技术研发人员：王石阁,陈正嵘受保护的技术使用者：上海鼎泰匠芯科技有限公司技术研发日：技术公布日：2024/11/21