一种芯片测试方法、装置、系统和介质与流程

本发明涉及芯片验证领域，具体涉及一种芯片测试方法、装置、系统和介质。

背景技术：

1、芯片在硅后验证过程中，需要mcu（英文：micro computing unit，中文：微处理单元）芯片进行寄存器的配置来实现指定的功能，以便进行后续的功能与性能的验证。

2、为了实现芯片测试，需要测试人员使用相关的软件如keil，往待测芯片中烧录指定功能的代码，每个测试用例测试完成后，再次通过烧录下一个代码，进行下一个测试用例的测试，当测试用例很多时，会存在很多的代码，测试人员需要进行多次烧录，导致测试效率低下。

3、由上述描述可知，如何提高芯片测试效率是本领域技术人员亟需解决的技术问题。

技术实现思路

1、为了克服现有芯片测试方法效率低的不足，本发明提出了一种芯片测试方法、装置、系统和介质。

2、为了实现上述目的，根据本发明的第一方面，本发明实施例提供一种芯片测试方法，该方法包括以下步骤：

3、将指定通用输入输出端口配置为输入模式，并使能中断模式，所述指定通用输入输出端口是待测芯片中任一通用输入输出端口；

4、配置所述指定通用输入输出端口的接收数据长度为预设长度，所述预设长度与测试用例数量成正比；

5、同步所述指定通用输入输出端口的数据采集时钟与上位机的时钟一致；

6、按照所述预设长度设定多个数据采样点，其中，第一采样点是触发中断模式后延迟预设时间的采样点，所述第一采样点之外的其他采样点与相邻采样点距离一个数据采集时钟；

7、解析上位机发送的指令信息，所述指令信息用于配置待测芯片的功能；

8、通过通用串口打印接口，向上位机发送与待测芯片的功能相关的测试数据，以使上位机对所述测试数据进行校验。

9、可选地，所述配置所述指定通用输入输出端口的接收数据长度为预设长度，包括：

10、当测试用例数量大于（n-1）×128、且小于或等于n×128时，设定所述预设长度为n个字节。

11、可选地，所述预设时间是1/m倍的数据采集时钟，其中m是大于或等于2的自然数。

12、可选地，所述解析上位机发送的指令信息，包括：

13、读取n个字节的指令信息；

14、将读取到的指令信息存储到接收变量；

15、根据所述接收变量匹配待测芯片的功能；

16、将待测芯片配置为匹配后的功能；

17、其中，待测芯片的功能的数量最大为n×128。

18、根据本发明的第二方面，本发明实施例还提供一种芯片测试装置，包括：

19、端口配置模块，用于将指定通用输入输出端口配置为输入模式，并使能中断模式，所述指定通用输入输出端口是待测芯片中任一通用输入输出端口；

20、数据配置模块，用于配置所述指定通用输入输出端口的接收数据长度为预设长度，所述预设长度与测试用例数量成正比；

21、时钟同步模块，用于同步所述指定通用输入输出端口的数据采集时钟与上位机的时钟一致；

22、数据采样模块，用于按照所述预设长度设定多个数据采样点，其中，第一采样点是触发中断模式后延迟预设时间的采样点，所述第一采样点之外的其他采样点与相邻采样点距离一个数据采集时钟；

23、解析模块，用于解析上位机发送的指令信息，所述指令信息用于配置待测芯片的功能；

24、发送模块，用于通过通用串口打印接口，向上位机发送与待测芯片的功能相关的测试数据，以使上位机对所述测试数据进行校验。

25、可选地，所述数据配置模块还用于，

26、当测试用例数量大于（n-1）×128、且小于或等于n×128时，设定所述预设长度为n个字节。

27、可选地，所述预设时间是1/m倍的数据采集时钟，其中m是大于或等于2的自然数。

28、可选地，所述解析模块还用于，

29、读取n个字节的指令信息；

30、将读取到的指令信息存储到接收变量；

31、根据上述接收变量匹配待测芯片的功能；

32、将待测芯片配置为匹配后的功能；

33、其中，待测芯片的功能的数量最高为n×128个。

34、根据本发明的第三方面，本发明实施例还提供一种测试系统，包括上位机和通用异步收发器，其中所述上位机通过所述通用异步收发器与待测芯片的指定通用输入输出端口连接，用于向待测芯片发送指令信息；待测芯片还通过通用串口打印接口与上位机连接，用于向上位机发送测试数据；待测芯片实现如以上任意一个实施例中芯片测试方法的步骤。

35、根据本发明的第四方面，本发明实施例还提供一种存储介质，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如以上任意一个实施例中芯片测试方法的步骤。

36、如上所述，本发明实施例提供的一种芯片测试方法、装置、系统及介质，具有以下有益效果：通过将指定通用输入输出端口配置为输入模式，并使能中断模式，所述指定通用输入输出端口是待测芯片中任一通用输入输出端口；配置所述指定通用输入输出端口的接收数据长度为预设长度，所述预设长度与测试用例数量成正比；同步所述指定通用输入输出端口的数据采集时钟与上位机的时钟一致；按照所述预设长度设定多个数据采样点，其中，第一采样点是在触发中断模式后延迟预设时间的采样点，所述第一采样点之外的其他采样点与相邻采样点距离一个数据采集时钟；解析上位机发送的指令信息，所述指令信息用于配置待测芯片的功能；通过通用串口打印接口，向上位机发送与待测芯片的功能相关的测试数据，以使上位机对所述测试数据进行校验。本发明实现了待测芯片与上位机的交互，从而实现自动化测试，减少了对测试人员的依赖，有效提高了测试效率。

技术特征：

1.一种芯片测试方法，其特征在于，应用于芯片端，包括：

2.根据权利要求1所述的芯片测试方法，其特征在于，所述配置所述指定通用输入输出端口的接收数据长度为预设长度，包括：

3.根据权利要求1所述的芯片测试方法，其特征在于，所述预设时间是1/m倍的数据采集时钟，其中m是大于或等于2的自然数。

4.根据权利要求2所述的芯片测试方法，其特征在于，所述解析上位机发送的指令信息，包括：

5.一种芯片测试装置，其特征在于，包括：

6.根据权利要求5所述的芯片测试装置，其特征在于，所述数据配置模块还用于，

7.根据权利要求5所述的芯片测试装置，其特征在于，所述预设时间是1/m倍的数据采集时钟，其中m是大于或等于2的自然数。

8.根据权利要求6所述的芯片测试装置，其特征在于，所述解析模块还用于，

9.一种测试系统，其特征在于，包括上位机和通用异步收发器，其中所述上位机通过所述通用异步收发器与待测芯片的指定通用输入输出端口连接，用于向待测芯片发送指令信息；待测芯片还通过通用串口打印接口与上位机连接，用于向上位机发送测试数据；待测芯片实现如权利要求1至4中任一项所述的芯片测试方法。

10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如权利要求1至4中任一项所述的芯片测试方法的步骤。

技术总结本发明实施例提供的一种芯片测试方法、装置、系统和介质，具有以下有益效果：通过将指定通用输入输出端口配置为输入模式，并使能中断模式；配置指定通用输入输出端口的接收数据长度为预设长度；同步指定通用输入输出端口的数据采集时钟与上位机的时钟一致；设定数据采样点；解析上位机发送的指令信息，所述指令信息用于配置待测芯片的功能；通过通用串口打印接口，向上位机发送与待测芯片的功能相关的测试数据，以使上位机对所述测试数据进行校验。本发明实现了待测芯片与上位机的交互，从而实现自动化测试，减少了对测试人员的依赖，有效提高了测试效率。技术研发人员：袁峰杰,熊海峰,潘明方受保护的技术使用者：上海泰矽微电子有限公司技术研发日：技术公布日：2024/12/2