半导体结构的制造方法和半导体结构与流程

本申请涉及集成电路领域，具体涉及一种半导体结构的制造方法和半导体结构。

背景技术：

1、相变存储器(pcm)中，存储单元由相变材料构成，并利用相变材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据。三维相变存储器(3d pcm)是基于堆叠技术而形成的三维结构的存储器。

2、随着半导体集成电路的集成度不断提高，需要实现更小的线宽。在光刻机的分辨率有限的情况下，如果要实现更小的线宽，就需要采用双重曝光光刻(double exposurelithography)，甚至需要采用多重曝光光刻(multiple exposure lithography)，例如，采用sadp(self-aligned double patterning，自对准双重成像)工艺。

3、然而，pcm的膜层较多，深宽比更大，因此，对etch(刻蚀)工艺的要求较高。在sadp工艺中，需要采用cvd(化学气相沉积)工艺来形成掩膜，再进行etch工艺。cvd工艺所形成的掩膜的uniformity(均匀性)更差，对于形成深宽比大且膜层多的结构，刻蚀后，会使得最终形成的半导体结构的尺寸imbalance(失衡)。因此，对于pcm这种多膜层一次性刻蚀的工艺，sadp所形成的结构存在均匀性较差、尺寸失衡等问题。

技术实现思路

1、有鉴于此，本申请实施例提供了一种半导体结构的制造方法和半导体结构，能够提高均匀性，避免尺寸失衡。

2、本申请实施例的技术方案是这样实现的：

3、本申请实施例提供了一种半导体结构的制造方法，所述制造方法包括：提供衬底，并在所述衬底上形成器件材料层；在所述器件材料层上，形成阻挡层；在所述阻挡层上形成图案化的第一掩膜；基于所述第一掩膜进行刻蚀，在所述阻挡层中形成沿第一方向延伸的多条第一沟槽；去除所述第一掩膜；在所述阻挡层上形成图案化的第二掩膜；基于所述第二掩膜进行刻蚀，在所述阻挡层中形成沿所述第一方向延伸的多条第二沟槽；其中，多条所述第一沟槽和多条所述第二沟槽沿第二方向交替排布；去除所述第二掩膜；以所述阻挡层为掩膜进行刻蚀，将所述器件材料层刻蚀形成沿所述第一方向延伸的多条存储单元线。

4、在本申请的一些实施例中，每条所述第一沟槽的宽度与每条所述第二沟槽的宽度相等；每条所述第二沟槽，位于相邻两条所述第一沟槽的正中间。

5、在本申请的一些实施例中，相邻两条所述第一沟槽的间隔宽度与每条所述第一沟槽的宽度之比为3:1；相邻两条所述第二沟槽的间隔宽度与每条所述第二沟槽的宽度之比为3:1。

6、在本申请的一些实施例中，所述在所述阻挡层上形成图案化的第一掩膜，包括：在所述阻挡层上，形成第一光刻胶层；基于第一光罩，对所述第一光刻胶层进行第一次曝光；相对于所述衬底，将所述第一光罩沿所述第二方向移动第一调整值；基于所述第一光罩，对所述第一光刻胶层进行第二次曝光；对曝光后的所述第一光刻胶层进行负显影，形成所述第一掩膜。

7、在本申请的一些实施例中，所述在所述阻挡层上形成图案化的第二掩膜，包括：在所述阻挡层上，形成第二光刻胶层；基于第二光罩，对所述第二光刻胶层进行第三次曝光；相对于所述衬底，将所述第二光罩沿所述第二方向移动第二调整值；基于所述第二光罩，对所述第二光刻胶层进行第四次曝光；对曝光后的所述第二光刻胶层进行负显影，形成所述第二掩膜。

8、在本申请的一些实施例中，所述第一光罩和所述第二光罩中，透光区和遮光区均沿所述第一方向延伸，且沿所述第二方向交替排布；所述透光区的宽度和所述遮光区的宽度相等；所述第一调整值和所述第二调整值，均为所述透光区的宽度的一半。

9、在本申请的一些实施例中，所述第一光罩或所述第二光罩沿所述第二方向移动，是通过调整光刻机的对准偏移量而实现的。

10、在本申请的一些实施例中，所述第二光罩的图案与所述第一光罩的图案之间，具有沿所述第二方向的偏移。

11、在本申请的一些实施例中，所述制造方法还包括：通过调节光刻机的曝光的能量和/或对准偏移量，来调节多条所述存储单元线的图形形貌和间隔距离。

12、本申请实施例还提供了一种半导体结构，由上述方案中所述的制造方法制备。所述半导体结构包括：多条存储单元线；多条所述存储单元线均沿第一方向延伸，且沿第二方向间隔排布；每条所述存储单元线的宽度相等；相邻两条所述存储单元线的间隔宽度相等。

13、由此可见，本申请实施例中，通过两次光刻，分别在阻挡层中形成多条第一沟槽和多条第二沟槽，进而，以阻挡层为掩膜，可以刻蚀形成多条存储单元线。由于多条第一沟槽和多条第二沟槽沿第二方向交替排布；因此，相较于每两条存储单元线之间的间隔宽度，每两条第一沟槽之间的间隔宽度以及每两条第二沟槽之间的间隔宽度均相对较大。也就是说，本申请实施例中，可以采用分辨率较小的光刻机，分别形成间隔宽度较大的多条第一沟槽和多条第二沟槽；进而，可以形成间隔宽度较小的多条存储单元线。同时，本申请实施例中，并未通过沉积工艺来形成凹凸不平的掩膜，因此，刻蚀所依赖的掩膜(即形成了多条第一沟槽和多条第二沟槽的阻挡层)的均匀性更好，从而，所形成的多条存储单元线不容易出现尺寸失衡等问题。

技术特征：

1.一种半导体结构的制造方法，其特征在于，所述制造方法包括：

2.根据权利要求1所述的制造方法，其特征在于，

3.根据权利要求2所述的制造方法，其特征在于，

4.根据权利要求1所述的制造方法，其特征在于，所述在所述阻挡层上形成图案化的第一掩膜，包括：

5.根据权利要求4所述的制造方法，其特征在于，在所述阻挡层上形成图案化的第二掩膜，包括：

6.根据权利要求5所述的制造方法，其特征在于，

7.根据权利要求5所述的制造方法，其特征在于，所述第一光罩或所述第二光罩沿所述第二方向移动，是通过调整光刻机的对准偏移量而实现的。

8.根据权利要求5所述的制造方法，其特征在于，所述第二光罩的图案与所述第一光罩的图案之间，具有沿所述第二方向的偏移。

9.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：

10.一种半导体结构，由权利要求1至9任一项所述的制造方法制备，其特征在于，所述半导体结构包括：多条存储单元线；

技术总结本申请实施例公开了一种半导体结构的制造方法和半导体结构。制造方法包括：提供衬底，并在衬底上形成器件材料层；在器件材料层上，形成阻挡层；在阻挡层上形成图案化的第一掩膜；基于第一掩膜进行刻蚀，在阻挡层中形成沿第一方向延伸的多条第一沟槽；去除第一掩膜；在阻挡层上形成图案化的第二掩膜；基于第二掩膜进行刻蚀，在阻挡层中形成沿第一方向延伸的多条第二沟槽；去除第二掩膜；以阻挡层为掩膜进行刻蚀，将器件材料层刻蚀形成沿第一方向延伸的多条存储单元线。技术研发人员：马林,秦俊峰受保护的技术使用者：新存科技（武汉）有限责任公司技术研发日：技术公布日：2025/1/6