一种电源识别分档电路及射频开关系统的制作方法

本发明涉及射频前端芯片，尤其涉及一种电源识别分档电路及射频开关系统。

背景技术：

1、随着技术的不断发展，人们对射频前端设备(诸如功率放大器、有源天线调谐器、低噪声放大器和天线开关等)的需求不断增加，射频芯片模块在整机系统板上集成度不断加强，这对于设备制造商而言，芯片接口包括工作电压在内的走线资源愈发紧张。同时系统低功耗的要求，推进工作电压往低电压方向优化。系统板上数字控制电压一般为1.2v，以射频开关举例，工作电压一般为2.8v，要求工作电压需要兼容1.8v甚至1.2v能正常工作，从而达到集约使用工作电压的走线资源。

2、射频开关的设计已经底层模块调用搭积木复用，缩短产品开发周期。应对外部输入电压vdd的变化，现有技术中一般采用如下解决方案，调用复用的电压调节器(voltageregulator)模块转化外部输入电压vdd尤其高电压到内部适合电平的内部电压vint。电压调节器模块适用于宽范围电压转化，但此电路模块占用面积较大，不符合持续芯片缩小的趋势要求。

3、因此，如何设计占用面积较小的输入电源识别分档电路，能够兼容几个固定档位(2.8v/1.8v/1.2v)的输入电压vdd并将其用于射频开关系统，是一个亟待解决的问题。

技术实现思路

1、有鉴于此，本发明的目的在于解决如上所说电压调节器模块包括带隙模块和ldo模块占用芯片面积较大，对于输入电压vdd主要为固定电压(2.8v/1.8v/1.2v)的情形，通过档位识别电路控制pmos管的导通或关断，在输入电压vdd为较高档位时启用固定降压幅度的降压模块使电压降低至较低档位对应的范围内，从而达到替代电压调节器模块的功能，实现输入电压vdd档位兼容的同时节省芯片面积。

2、为实现上述目的，本发明提供了一种电源识别分档电路，包括vdd档位识别模块、降压电路开关和降压模块；

3、所述降压电路开关为pmos管；所述降压模块包括一个降压二极管或者串联设置的多个降压二极管；所述降压电路开关和降压模块并联，并且跨接在电源识别分档电路的输入端和输出端之间；

4、所述vdd档位识别模块的输入端和电源识别分档电路的输入端电连接，所述vdd档位识别模块110的输出端和降压电路开关的控制端电连接；

5、所述vdd档位识别模块包括峰形电流源、恒流电流源和电流比较器，所述峰形电流源和恒流电流源分别电连接至电流比较器；所述vdd档位识别模块用于在输入电压vdd为预设的第一vdd档位对应的电压时输出低电压信号并使所述降压电路开关关断，在输入电压vdd为预设的第二vdd档位对应的电压时输出高电压信号并使所述降压电路开关导通，所述第一vdd档位对应的电压小于第二vdd档位对应的电压。

6、较佳地，所述峰形电流源包括第一电阻和nagata电流镜，所述第一电阻的两端分别与vdd档位识别模块的输入端和nagata电流镜的输入端电连接。

7、较佳地，所述nagata电流镜包括第一nmos管、第二nmos管和第二电阻；所述第一nmos管的源极和第二nmos管的源极接地；所述第二电阻的两端分别与第一nmos管的漏极和第一nmos管的栅极电连接；所述第二nmos管的栅极和第一nmos管的漏极电连接；所述第一nmos管的阈值电压和第二nmos管的阈值电压相同。

8、较佳地，所述恒流电流源包括widlar电流镜；所述恒流电流源还包括共源共栅设置第三pmos管和第四pmos管，所述第三pmos管和第四pmos管用于使widlar电流镜的参考电流和输出电流维持相等。

9、较佳地，所述widlar电流镜包括第五nmos管和第六nmos管和第三电阻r3；所述第三pmos管的源极和第四pmos管的源极电连接至vdd档位识别模块的输入端；所述第三pmos管的栅极和第四pmos管的栅极电连接至第四pmos管的漏极；所述第五nmos管的漏极和第三pmos管的漏极电连接；所述第六nmos管的漏极和第四pmos管的漏极电连接；所述第五nmos管的栅极和第六nmos管的栅极电连接至第五nmos管的漏极；所述第五nmos管的源极接地；所述第三电阻r3的两端分别与第六nmos管的源极和接地端电连接；第三pmos管mp3和第四pmos管具有相同的器件参数；所述第五nmos管的阈值电压和第六nmos管的阈值电压相同；所述第六nmos管的沟道宽长比是第五nmos管的沟道宽长比的k倍，k>1。

10、较佳地，所述vdd分档识别电路包括第一并联支路、第二并联支路、第三并联支路、第四并联支路、第五并联支路和第六并联支路；所述第一至第六并联支路分别跨接在vdd分档识别电路的输入端和接地端之间；所述第一并联支路包括依次串联的第一电阻r1、第二电阻r2和第一nmos管；所述第二并联支路包括串联且共漏极的第一pmos管和第二nmos管；第三并联支路包括串联且共漏极的第二pmos管和第三nmos管；第四并联支路包括串联且共漏极的第三pmos管和第五nmos管；第五并联支路包括依次串联的第四pmos管、第六nmos管和第三电阻r3；第六并联支路包括串联且共漏极的第五pmos管和第四nmos管；所述第一至第五pmos管的源极与vdd分档识别电路的输入端电连接；所述第一至第五nmos管的源极接地；所述第六nmos管和第四pmos管共漏极电连接，所述第六nmos管的源极和第三电阻r3电连接；所述第五pmos管的漏极电连接至vdd档位识别模块的输出端；所述第一nmos管的栅极电连接至第一电阻r1和第二电阻r2之间的电路节点；所述第二nmos管的栅极电连接至第一nmos管的漏极；所述第三nmos管的栅极和第四nmos管的栅极电连接至第三nmos管的漏极；所述第五nmos管的栅极和第六nmos管的栅极电连接至第五nmos管的漏极；所述第一pmos管的栅极和第二pmos管的栅极电连接至第一pmos管的漏极；所述第三pmos管的栅极、第四pmos管的栅极和第五pmos管的栅极电连接至第四pmos管的漏极。

11、较佳地，所述降压模块具体包括一个降压二极管，所述第一vdd档位为1.2v档位，所述第二vdd档位为1.8v档位。

12、较佳地，所述降压模块具体包括串联设置的两个降压二极管，所述第一vdd档位为1.8v档位，所述第二vdd档位为2.8v档位。

13、本发明另一方面提供了一种射频开关系统，包括解码器模块、驱动器模块、电荷泵模块、射频开关和前述的电源识别分档电路；所述电源识别分档电路分别与射频开关系统的输入端、解码器模块和驱动器模块电连接，所述电源识别分档电路用于将射频开关系统的输入电压转换为内部电压；所述解码器模块用于将控制编码信号解码并向驱动器模块提供控制信号；所述解码器模块和驱动器模块分别与电荷泵模块电连接，所述电荷泵模块和射频开关电连接。

14、本发明的有益效果是：

15、对于输入电压vdd主要为固定电压(2.8v/1.8v/1.2v)的情形，通过芯片内部的识别电路，控制pmos管的导通或关断，从而达到替代电压调节器模块的功能，实现输入电压vdd档位兼容的同时节省芯片面积。