高电子迁移率晶体管和集成HEMT器件的制作方法

本发明涉及半导体制造，特别涉及一种高电子迁移率晶体管和集成hemt器件。

背景技术：

1、砷化镓高电子迁移率晶体管（hemt）以及赝晶高电子迁移率晶体管（phemt）广泛应用于军事雷达系统、微波通讯、空间技术等领域。而随着我国国防现代化的不断发展与通信系统的不断革新，对于phemt 器件的需求也愈加强烈，相应地，对于器件的性能要求也越来越高。为了获得高效率高电子迁移率晶体管，metal/gaas界面的优化以及降低电极的接触电阻是必须要克服的技术难题。

2、目前，高电子迁移率晶体管为实现低温下的低欧姆接触，主要采用带隙更窄的inxga1-xas作为cap层，从而降低欧姆接触电阻（rc），但由于inxga1-xas与其直接接触的是gaas或ingap等界面，导致二者会因为晶格常数不同而发生严重的晶格失配，进而产生大量的缺陷问题。因此，如何解决高电子迁移率晶体管中的晶格失配问题已然成为本领域技术人员亟待解决的技术难点之一。

3、需要说明的是，公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

1、本发明提供一种高电子迁移率晶体管，其包括阻挡层、第一inx1ga(1-x1)as过渡层和iny1ga(1-y1)as接触层。第一inx1ga(1-x1)as过渡层设置在阻挡层之上，iny1ga(1-y1)as接触层设置在第一inx1ga(1-x1)as过渡层之上，0.1≤y1≤0.7。其中，第一inx1ga(1-x1)as过渡层中的in含量x1沿阻挡层到iny1ga(1-y1)as接触层的方向逐渐增加，且0＜x1≤y1。

2、本发明还提供一种高电子迁移率晶体管，其包括阻挡层、第一inx1ga(1-x1)as过渡层和iny1ga(1-y1)as接触层。第一inx1ga(1-x1)as过渡层设置在阻挡层之上。iny1ga(1-y1)as接触层设置在第一inx1ga(1-x1)as过渡层之上，0.1≤y1≤0.7。其中，在第一inx1ga(1-x1)as过渡层的下表面处的in含量x1≤0.01，在第一inx1ga(1-x1)as过渡层的上表面处的in含量为0.95y1≤x1≤y1。

3、本发明还提供一种集成hemt器件，集成hemt器件包括高电子迁移率晶体管和pin结构，pin结构设置在高电子迁移率晶体管上，高电子迁移率晶体管采用如前述的高电子迁移率晶体管。

4、本发明提供的一种高电子迁移率晶体管和集成hemt器件，通过在iny1ga(1-y1)as接触层和阻挡层之间设置一层inx1ga(1-x1)as过渡层的设置方式，可以避免iny1ga(1-y1)as接触层和阻挡层之间的晶格失配问题，提高高电子迁移率晶体管的电学性能和可靠性，并且还可有效降低高电子迁移率晶体管的欧姆接触电阻。

5、本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分的技术特征和有益效果可以从说明书中显而易见地得出，或者是通过实施本发明而了解。

技术特征：

1.一种高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管包括：

2.根据权利要求1所述的高电子迁移率晶体管，其特征在于：当0.1≤y1≤0.2时，所述iny1ga(1-y1)as接触层的厚度范围为35~100埃米；当0.2＜y1≤0.7时，所述iny1ga(1-y1)as接触层的厚度范围为35~80埃米。

3.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第二inx2ga(1-x2)as过渡层，所述第二inx2ga(1-x2)as过渡层设置在所述iny1ga(1-y1)as接触层之上，所述第二inx2ga(1-x2)as过渡层中的in含量x2沿所述阻挡层到所述iny1ga(1-y1)as接触层的方向逐渐降低，且0＜x2≤y1。

4.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述阻挡层的厚度范围为20~55埃米。

5.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述阻挡层的材料包括ingap。

6.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第一gaas层，所述第一gaas层位于所述阻挡层和所述第一inx1ga(1-x1)as过渡层之间，所述第一gaas层的厚度范围为100~500埃米。

7.根据权利要求6所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第二gaas层，所述第二gaas层位于所述iny1ga(1-y1)as接触层之上，所述第二gaas层的厚度范围为15~50埃米。

8.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括依次层叠的衬底、缓冲层、超晶格层、第一高掺层、异质结、第二高掺层、势垒层和帽层，所述阻挡层设置在所述帽层之上。

9.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括依次层叠的衬底、缓冲层、沟道层、势垒层和帽层，所述阻挡层设置在所述帽层之上。

10.一种高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管包括：

11.根据权利要求10所述的高电子迁移率晶体管，其特征在于：当0.1≤y1≤0.2时，所述iny1ga(1-y1)as接触层的厚度范围为35~100埃米；当0.2＜y1≤0.7时，所述iny1ga(1-y1)as接触层的厚度范围为35~80埃米。

12.根据权利要求10所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第二inx2ga(1-x2)as过渡层，所述第二inx2ga(1-x2)as过渡层设置在所述iny1ga(1-y1)as接触层之上，在所述第二inx2ga(1-x2)as过渡层的下表面处的in含量为0.95y1≤x2≤y1，在所述第二inx2ga(1-x2)as过渡层的上表面处的in含量x2≤0.01。

13.根据权利要求10所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第一gaas层，所述第一gaas层位于所述阻挡层和所述第一inx1ga(1-x1)as过渡层之间，所述第一gaas层的厚度范围为100~500埃米。

14.根据权利要求13所述的高电子迁移率晶体管，其特征在于：所述高电子迁移率晶体管还包括第二gaas层，所述第二gaas层位于所述iny1ga(1-y1)as接触层之上，所述第二gaas层的厚度范围为15~50埃米。

15.一种集成hemt器件，其特征在于：所述集成hemt器件包括高电子迁移率晶体管和pin结构，所述pin结构设置在所述高电子迁移率晶体管上，所述高电子迁移率晶体管采用如权利要求1~14中任一项所述的高电子迁移率晶体管。

技术总结本发明涉及半导体制造技术领域，特别涉及一种高电子迁移率晶体管，其包括阻挡层、第一In<subgt;x1</subgt;Ga<subgt;(1‑x1)</subgt;As过渡层和In<subgt;y1</subgt;Ga<subgt;(1‑y1)</subgt;As接触层，第一In<subgt;x1</subgt;Ga<subgt;(1‑x1)</subgt;As过渡层设置在阻挡层之上，In<subgt;y1</subgt;Ga<subgt;(1‑y1)</subgt;As接触层设置在第一In<subgt;x1</subgt;Ga<subgt;(1‑x1)</subgt;As过渡层之上，其中，0.1≤y1≤0.7，第一In<subgt;x1</subgt;Ga<subgt;(1‑x1)</subgt;As过渡层中的In含量x1沿阻挡层到In<subgt;y1</subgt;Ga<subgt;(1‑y1)</subgt;As接触层的方向逐渐增加，且0＜x1≤y1。借此设置，可以避免In<subgt;y1</subgt;Ga<subgt;(1‑y1)</subgt;As接触层和其邻近层之间的晶格失配问题，提高高电子迁移率晶体管的电学性能和可靠性，并且还可有效降低高电子迁移率晶体管的欧姆接触电阻。技术研发人员：潘新昌,徐杨兵,何先良,魏鸿基受保护的技术使用者：厦门市三安集成电路有限公司技术研发日：技术公布日：2024/7/29