技术新讯 > 电气元件制品的制造及其应用技术 > 半导体器件及其制造方法与流程  >  正文

半导体器件及其制造方法与流程

  • 国知局
  • 2024-07-31 19:02:59

本发明涉及半导体集成电路制造领域,特别涉及一种半导体器件及其制造方法。

背景技术:

1、常见的实现体引出的器件结构包含bts(body tied to source)结构、t型栅结构和h型栅结构等。以图1所示的具有t型栅结构的器件为例,从图1中可看出,衬底上形成有t型栅极层11,t型栅极层11的“|”部位两侧的衬底中分别形成有源极区12和漏极区13,t型栅极层11的“―”部位的远离源极区12和漏极区13的一侧的衬底中形成有体接触区14。其中,在形成图1所示的具有t型栅结构的器件的过程中,形成源极区12和漏极区13时的离子注入区域a1以及形成体接触区14时的离子注入区域a2的交界处aa’需位于t型栅极层11的“―”部位上,否则可能影响源极区12、漏极区13和体接触区14的形成范围,进而影响器件性能。

2、而由于受到栅极层11、源极区12、漏极区13和体接触区14的制作工艺的关键尺寸以及采用的掩膜版的对准精度的波动影响,限制了栅极层11的“―”部位从源极区12指向体接触区14方向上的栅长l1不能太小(例如不小于0.3微米);但是,若栅极层11的“―”部位从源极区12指向体接触区14方向上的栅长l1太大,会导致寄生电容增大,进而降低器件的性能。

3、因此,如何在保持栅极层原有作用的同时,还能消除寄生电容对器件性能的影响是目前亟需解决的问题。

技术实现思路

1、本发明的目的在于提供一种半导体器件及其制造方法,使得能够在保持栅极层原有作用的同时,还能消除寄生电容对半导体器件性能的影响。

2、为实现上述目的,本发明提供了一种半导体器件,包括:

3、衬底;

4、栅极层,形成于所述衬底上,所述栅极层包括主栅和扩展栅,所述主栅和所述扩展栅断开;

5、绝缘介质层,形成于所述衬底上,所述绝缘介质层连接所述主栅和所述扩展栅。

6、可选地,所述绝缘介质层连接所述主栅和所述扩展栅以构成t型结构,所述主栅位于所述t型结构的“|”部位,所述扩展栅位于所述t型结构的“―”部位;或者,所述绝缘介质层连接所述主栅和所述扩展栅以构成h型结构,所述主栅位于所述h型结构的“―”部位,所述扩展栅位于所述h型结构的“|”部位。

7、可选地,所述半导体器件还包括:

8、侧墙,形成于所述主栅和扩展栅的侧壁上。

9、可选地,所述绝缘介质层和所述侧墙为同一工艺形成的同一材料。

10、可选地,所述半导体器件还包括:

11、源极区和漏极区,分别形成于所述主栅和所述绝缘介质层两侧的所述衬底中;

12、体接触区,形成于所述扩展栅远离所述主栅一侧的所述衬底中。

13、可选地,所述半导体器件还包括:

14、导电插塞,形成于所述主栅、所述源极区、所述漏极区和所述体接触区上。

15、可选地,所述绝缘介质层包括氧化硅、氮化硅、氮氧化硅中的至少一种。

16、本发明还提供一种半导体器件的制造方法,包括:

17、提供一衬底;

18、形成栅极层于所述衬底上,所述栅极层包括主栅和扩展栅,所述主栅和所述扩展栅断开;

19、形成绝缘介质层于所述衬底上,所述绝缘介质层连接所述主栅和所述扩展栅。

20、可选地,所述绝缘介质层连接所述主栅和所述扩展栅以构成t型结构,所述主栅位于所述t型结构的“|”部位,所述扩展栅位于所述t型结构的“―”部位;或者,所述绝缘介质层连接所述主栅和所述扩展栅以构成h型结构,所述主栅位于所述h型结构的“―”部位,所述扩展栅位于所述h型结构的“|”部位。

21、可选地,在形成所述栅极层于所述衬底上之后,所述半导体器件的制造方法还包括:

22、形成侧墙于所述主栅和扩展栅的侧壁上。

23、可选地,所述绝缘介质层和所述侧墙为同一工艺形成的同一材料。

24、可选地,所述半导体器件的制造方法还包括:

25、分别形成源极区和漏极区于所述主栅和所述绝缘介质层两侧的所述衬底中,以及形成体接触区于所述扩展栅远离所述主栅一侧的所述衬底中。

26、可选地,所述半导体器件的制造方法还包括:

27、形成导电插塞于所述主栅、所述源极区、所述漏极区和所述体接触区上。

28、可选地,所述绝缘介质层包括氧化硅、氮化硅、氮氧化硅中的至少一种。

29、与现有技术相比,本发明的技术方案具有以下有益效果:

30、1、本发明的半导体器件,由于包括:栅极层,形成于衬底上,所述栅极层包括主栅和扩展栅,所述主栅和所述扩展栅断开;绝缘介质层,形成于所述衬底上,所述绝缘介质层连接所述主栅和所述扩展栅,使得能够在保持栅极层原有作用的同时,还能消除寄生电容对半导体器件性能的影响。

31、2、本发明的半导体器件的制造方法,通过形成栅极层于衬底上,所述栅极层包括主栅和扩展栅,所述主栅和所述扩展栅断开;形成绝缘介质层于所述衬底上,所述绝缘介质层连接所述主栅和所述扩展栅,使得能够在保持栅极层原有作用的同时,还能消除寄生电容对半导体器件性能的影响。

技术特征:

1.一种半导体器件,其特征在于,包括:

2.如权利要求1所述的半导体器件,其特征在于,所述绝缘介质层连接所述主栅和所述扩展栅以构成t型结构,所述主栅位于所述t型结构的“|”部位,所述扩展栅位于所述t型结构的“―”部位;或者,所述绝缘介质层连接所述主栅和所述扩展栅以构成h型结构,所述主栅位于所述h型结构的“―”部位,所述扩展栅位于所述h型结构的“|”部位。

3.如权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括:

4.如权利要求3所述的半导体器件,其特征在于,所述绝缘介质层和所述侧墙为同一工艺形成的同一材料。

5.如权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括:

6.如权利要求5所述的半导体器件,其特征在于,所述半导体器件还包括:

7.如权利要求1-6任一项所述的半导体器件,其特征在于,所述绝缘介质层包括氧化硅、氮化硅、氮氧化硅中的至少一种。

8.一种半导体器件的制造方法,其特征在于,包括:

9.如权利要求8所述的半导体器件的制造方法,其特征在于,所述绝缘介质层连接所述主栅和所述扩展栅以构成t型结构,所述主栅位于所述t型结构的“|”部位,所述扩展栅位于所述t型结构的“―”部位;或者,所述绝缘介质层连接所述主栅和所述扩展栅以构成h型结构,所述主栅位于所述h型结构的“―”部位,所述扩展栅位于所述h型结构的“|”部位。

10.如权利要求8所述的半导体器件的制造方法,其特征在于,在形成所述栅极层于所述衬底上之后,所述半导体器件的制造方法还包括:

11.如权利要求10所述的半导体器件的制造方法,其特征在于,所述绝缘介质层和所述侧墙为同一工艺形成的同一材料。

12.如权利要求8所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:

13.如权利要求12所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:

14.如权利要求8~13任一项所述的半导体器件的制造方法,其特征在于,所述绝缘介质层包括氧化硅、氮化硅、氮氧化硅中的至少一种。

技术总结本发明提供了一种半导体器件及其制造方法,所述半导体器件包括:衬底;栅极层,形成于所述衬底上,所述栅极层包括主栅和扩展栅,所述主栅和所述扩展栅断开;绝缘介质层,形成于所述衬底上,所述绝缘介质层连接所述主栅和所述扩展栅。本发明使得能够在保持栅极层原有作用的同时,还能消除寄生电容对半导体器件性能的影响。技术研发人员:徐瑞璋,李乐受保护的技术使用者:武汉新芯集成电路股份有限公司技术研发日:技术公布日:2024/7/29

本文地址:https://www.jishuxx.com/zhuanli/20240731/181484.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。