存储器的控制电路、伪静态随机存储器及其控制方法与流程

本发明涉及存储装置，具体是涉及一种存储器的控制电路、伪静态随机存储器及其控制方法。

背景技术：

1、psram(pseudo static random access memory，伪静态随机存储器)采用和dram(dynamic random access memory，动态随机存储器)一样的电容存储结构单元，由于存储在电容上的电荷会随着时间丢失，为了保持数据完整性，存储器需要定期对电容的电荷进行补充，这个过程称为刷新。相比于dram刷新指令需要用存储控制器发出，psram简化了接口设计，将刷新的控制模块内嵌到了psram内部，例如xccela协议的psram，因此其刷新指令不再由存储控制器发出，而是由存储器内部自动管理，存储控制器仅发送自己需要指令给存储器(比如读写操作)，这样大大简化了存储控制器的设计。

2、然而，由于将刷新操作内嵌到了psram内部，内部的刷新指令和外部接收到的读写指令完全异步，会存在内部的刷新指令和外部的读写指令相冲突的情况，这就会导致刷新不及时存储数据的损坏或者需要写入的数据不能正确写入到存储阵列中。

技术实现思路

1、本申请解决的技术问题为如何有效解决伪静态随机存储器内部的刷新指令和外部的读写指令相冲突导致的读写操作异常的问题。

2、为解决上述问题，本申请第一个方面，提供了一种存储器的控制电路，包括：命令控制器，所述命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接所述命令控制器，响应于所述命令控制器判断同时接收到所述读/写指令与所述刷新指令，将所述读/写指令对应的待处理数据缓存在所述数据缓存器内，待刷新指令执行完成再执行所述读/写指令。

3、在一种可能的实施方式中，还包括：刷新指令产生装置，连接所述命令控制器，用于产生所述刷新指令；命令解码装置，连接所述命令控制器，用于解析接收到的指令，所述指令包括读/写指令；传输接口，连接所述命令解码装置，还连接所述数据缓存器，所述传输接口用于接收外部的所述指令以及所述待处理数据，并当所述命令控制器判断同时接收到所述读/写指令与所述刷新指令时，将所述待处理数据缓存在所述数据缓存器内。

4、在一种可能的实施方式中，所述数据缓存器复用于读操作，响应于所述命令控制器判断同时接收到写指令与所述刷新指令，所述数据缓存器用于缓存所述写指令对应的写数据；响应于所述命令控制器判断同时接收到读指令与所述刷新指令，所述数据缓存器用于缓存从所述存储单元取出的读数据。

5、在一种可能的实施方式中，还包括：串并转换装置，所述传输接口通过所述串并转换装置连接所述数据缓存器。

6、在一种可能的实施方式中，所述数据缓存器为先入先出队列的数据存储器。

7、为解决上述问题，本申请第二个方面，提供了一种伪静态随机存储器，包括上述描述的存储器的控制电路；还包括：存储单元，连接所述命令控制器与所述数据缓存器，所述存储单元存储有读指令对应的待处理数据，所述存储单元还用于存储写指令对应的待处理数据。

8、为解决上述问题，本申请第三个方面，提供了一种伪静态随机存储器的控制方法，应用于上述描述的伪静态随机存储器，包括：响应于所述伪静态随机存储器同时获取到刷新指令以及读/写指令，执行所述刷新指令，并对所述读/写指令对应的待处理数据进行缓存；响应于所述刷新指令执行完成，执行所述读/写指令。

9、在一种可能的实施方式中，所述响应于所述伪静态随机存储器同时获取到刷新指令以及读/写指令，执行所述刷新指令，并对所述读/写指令对应的待处理数据进行缓存的步骤，具体包括：将所述读/写指令对应的待处理数据缓存到数据缓存器中，其中，所述数据缓存器用于缓存所述写指令对应的写数据，所述数据缓存器还用于执行读指令时，缓存从存储单元取出的读数据。

10、在一种可能的实施方式中，若接收到的指令为写指令，所述响应于所述刷新指令执行完成，执行所述读/写指令的步骤，包括：获取所述写指令的写地址，将数据总线传播方向调整为写数据方向，所述数据缓存器上缓存的写数据输送至所述数据总线上，所述写数据通过所述数据总线送入地址为所述写地址的存储单元进行存储。

11、在一种可能的实施方式中，若接收到的指令为读指令，所述响应于所述刷新指令执行完成，执行所述读/写指令的步骤，包括：获取所述读指令的读地址，将数据总线传播方向调整为读数据方向，将地址为所述读地址的存储单元的内容通过所述数据总线输出至所述数据缓存器缓存，待读取延迟后，再将缓存的内容输出至传输接口。

12、区别于现有技术，本申请提出一种存储器的控制电路、伪静态随机存储器及其控制方法，该存储器的控制电路包括：命令控制器，命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接命令控制器，响应于命令控制器判断同时接收到读/写指令与刷新指令，将读/写指令对应的待处理数据缓存在数据缓存器内，待刷新指令执行完成再执行读/写指令。上述，当读指令或写指令与刷新冲突时，推迟读指令与写指令的响应，先通过数据缓存器缓存写数据，优先执行刷新操作，待刷新完成后，再执行延迟响应的读指令或写指令，上述保证了刷新的及时执行避免刷新不及时引起的存储数据丢失，也避免写数据的丢失保证能正确写入数据。

技术特征：

1.一种存储器的控制电路，其特征在于，包括：

2.根据权利要求1所述的控制电路，其特征在于，还包括：

3.根据权利要求1所述的控制电路，其特征在于，

4.根据权利要求3所述的控制电路，其特征在于，还包括：

5.根据权利要求1所述的控制电路，其特征在于，

6.一种伪静态随机存储器，其特征在于，包括权利要求1-5任一项所述的存储器的控制电路；还包括：

7.一种伪静态随机存储器的控制方法，应用于权利要求6所述的伪静态随机存储器，其特征在于，包括：

8.根据权利要求7所述的控制方法，其特征在于，所述响应于所述伪静态随机存储器同时获取到刷新指令以及读/写指令，执行所述刷新指令，并对所述读/写指令对应的待处理数据进行缓存的步骤，具体包括：

9.根据权利要求7所述的控制方法，其特征在于，

10.根据权利要求7所述的控制方法，其特征在于，

技术总结本发明提供了一种存储器的控制电路、伪静态随机存储器及其控制方法。该存储器的控制电路包括：命令控制器，命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接命令控制器，响应于命令控制器判断同时接收到读/写指令与刷新指令，将读/写指令对应的待处理数据缓存在数据缓存器内，待刷新指令执行完成再执行读/写指令。上述，当读指令或写指令与刷新冲突时，延迟读指令与写指令的响应；先通过数据缓存器缓存写数据，先执行刷新操作，刷新完成后，再执行读指令或写指令，保证了刷新的及时执行避免刷新不及时引起的存储数据丢失，也保证能正确写入数据。技术研发人员：李乾男,杜利祥,李敏娜受保护的技术使用者：西安紫光国芯半导体股份有限公司技术研发日：技术公布日：2024/1/15